KR101139484B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101139484B1
KR101139484B1 KR1020050014329A KR20050014329A KR101139484B1 KR 101139484 B1 KR101139484 B1 KR 101139484B1 KR 1020050014329 A KR1020050014329 A KR 1020050014329A KR 20050014329 A KR20050014329 A KR 20050014329A KR 101139484 B1 KR101139484 B1 KR 101139484B1
Authority
KR
South Korea
Prior art keywords
pattern
reflective coating
organic anti
coating material
forming
Prior art date
Application number
KR1020050014329A
Other languages
English (en)
Other versions
KR20060093480A (ko
Inventor
이철승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020050014329A priority Critical patent/KR101139484B1/ko
Publication of KR20060093480A publication Critical patent/KR20060093480A/ko
Application granted granted Critical
Publication of KR101139484B1 publication Critical patent/KR101139484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/288—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without preheating electrodes, e.g. for high-intensity discharge lamps, high-pressure mercury or sodium lamps or low-pressure sodium lamps
    • H05B41/292—Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/16—Circuit arrangements in which the lamp is fed by dc or by low-frequency ac, e.g. by 50 cycles/sec ac, or with network frequencies
    • H05B41/20—Circuit arrangements in which the lamp is fed by dc or by low-frequency ac, e.g. by 50 cycles/sec ac, or with network frequencies having no starting switch
    • H05B41/23—Circuit arrangements in which the lamp is fed by dc or by low-frequency ac, e.g. by 50 cycles/sec ac, or with network frequencies having no starting switch for lamps not having an auxiliary starting electrode
    • H05B41/231—Circuit arrangements in which the lamp is fed by dc or by low-frequency ac, e.g. by 50 cycles/sec ac, or with network frequencies having no starting switch for lamps not having an auxiliary starting electrode for high-pressure lamps

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상부에 패턴을 형성하는 단계; 상기 패턴 사이 공간에 소정 두께의 유기반사방지막 물질을 채우는 단계; 전체 표면 상부에 포토레지스트 막을 형성하는 단계; 노광 마스크를 이용하여 상기 포토레지스트 막을 선택적으로 노광한 후 현상하는 단계; 및 현상 공정에 의해 노출된 유기반사방지막 물질을 제거하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다. 본 발명의 방법은 패턴의 종횡비가 커짐에 따라 발생할 수 있는 패턴의 쓰러짐 또는 포토레지스트 내에 보이드가 형성되는 등과 같은 종래 패턴 형성 방법상의 문제점을 해결할 수 있으므로, 뛰어난 특성을 가지는 반도체 소자의 제조에 유용하게 사용될 수 있다.
종횡비, 유기반사방지막 물질, 보이드

Description

반도체 소자의 제조 방법{Method of Fabricating Semiconductor Device}
도 1a는 워드라인(wordline)이 형성된 후의 패턴의 단면도를 보여주는 모식도이고,
도 1b는 종래 방법상의 문제점을 보여주는 패턴 사진이고,
A ; 레지스트 잔유물, B ; 패턴 쓰러짐, C ; 레지스트 보이드
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자 제조 과정을 보여주는 모식도이다.
<도면의 주요 부분에 대한 부호 설명>
10 ; 소자분리막, 11 ; 활성영역,
12 ; D-폴리(poly), 13 ; WSi,
14 ; 하드마스크 질화막, 15 ; 유기반사방지막 물질,
21 ; 반도체 기판, 22 ; 패턴,
23 ; 유기반사방지막, 24 ; 포토레지스트 막,
25 ; 노광 마스크
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 감광막을 도포하기 이전에 패턴 사이 공간에 소정 두께의 유기반사방지막 물질을 채우는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법에 관한 것이다.
최근 반도체 소자의 극미세화 및 고집적화가 진행됨에 따라 메모리 용량의 증가에 비례하여 전체적인 칩(chip) 면적은 증가되고 있지만 실제로 반도체 소자의 패턴이 형성되는 셀(cell) 영역의 면적은 감소되고 있다. 따라서, 원하는 메모리 용량을 확보하기 위해서는 한정된 셀내에 보다 많은 패턴이 형성되어야만 하므로, 패턴의 선폭(critical dimension)은 점점 감소되고 패턴의 높이(height)는 점점 증가되어, 결과적으로 종횡비(aspect ratio)가 계속 증가하게 된다.
도 1a에 워드라인이 형성된 후의 일반적인 단면도를 도시하였다. 일반적으로 종횡비는 ②/①로 나타내는데, 이 경우 라인과 라인간 간격이 작을수록, 그리고 필름이 중첩된 높이가 클수록 종횡비는 증가하게 된다. 디자인 룰(design rule)이 작아짐에 따라 라인간의 간격은 좁아지고 종횡비는 커지게 되므로, 통상적으로 활성영역(11) 상부에 D-폴리(11), WSi(13), 하드마스크 질화막(14) 및 하부 반사방지막(15) 등이 증착되어 종횡비가 커지게 되면, 워드라인 공정 후에 리프레쉬(refresh) 시간을 개선하기 위한 공정인 임플란트(implant) 공정 등의 난이도가 어려워지게 된다.
또한, 최근의 나노 소자에서는 이러한 종횡비도 문제지만 워낙 패턴 크기가 작아져서 패터닝 자체에도 문제가 발생하게 된다. 즉, 종횡비가 커짐에 따라 패터 닝을 형성하기 위해 노광해야할 부분까지 광에너지가 도달하지 않아 감광제 바닥에 레지스트 잔유물이 남아있게 되고(도 1b의 A), 이러한 잔유물을 제거하기 위하여 레지스트 디스컴 공정을 거쳐야 하는데, 이때는 디스컴 공정으로 인한 레지스트 패턴의 손실로 패턴이 쓰러지는 현상이 발생하기도 하며(도 1b의 B), 아울러 상기와 같은 공정상의 문제에 앞서 패터닝하기 위한 레지스트 자체의 도포가 제대로 되지 않아 레지스트 안에서 보이드가 형성되는 등(도 1b의 C)과 같은 문제점이 발생하게 된다.
본 발명은 상기와 같은 종래 반도체 소자 제조상의 문제점을 해결하기 위하여 안출된 것으로서, 포토레지스트를 도포하기 이전에 점도가 거의 물과 유사한 유기반사방지막 물질을 도포한 후 그 상부에 포토레지스트 물질을 도포함으로써 상기와 같은 종래 포토레지스트 패턴 형성시의 문제점을 해결할 수 있는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상부에 패턴을 형성하는 단계; 상기 패턴 사이 공간에 소정 두께의 유기반사방지막 물질을 채우는 단계; 전체 표면 상부에 포토레지스트 막을 형성하는 단계; 노광 마스크를 이용하여 상기 포토레지스트 막을 선택적으로 노광한 후 현상하는 단계; 및 현상 공정에 의해 노출된 유기반사방지막 물질을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체 소자의 제조 방법은
1) 반도체 기판 상부에 패턴을 형성하는 단계;
2) 상기 패턴 사이 공간에 소정 두께의 유기반사방지막 물질을 채우는 단계;
3) 전체 표면 상부에 포토레지스트 막을 형성하는 단계;
4) 노광 마스크를 이용하여 상기 포토레지스트 막을 선택적으로 노광한 후 현상하는 단계; 및
5) 현상 공정에 의해 노출된 유기반사방지막 물질을 제거하는 단계를 포함한다.
도 2a를 참조하면, 반도체 기판(21) 상부에 패턴(22)을 형성한 후 상기 패턴 사이 공간에 소정 두께의 유기반사방지막 물질(23)을 채운다. 상기에서, 유기반사방지막 물질(23)은 비수용성이어야 하는데, 그 이유는 후속되는 O2 플라즈마 임플란트 공정에 의해서 모두 제거되어야 하지만 수용성인 경우에는 패턴 형성이 안되고 패턴이 모두 리프팅(lifting) 되어버리기 때문이다. 상기 유기반사방지막 물질(23)은 포토레지스트 물질을 도포시 너무 큰 종횡비로 인하여 보이드가 형성되는 것을 방지하기 위한 것으로서, 물과 유사한 점도를 가지는 KrF용 유기반사방지막이나 I-Line용 유기반사방지막 등이 제한없이 사용될 수 있다. 도 2e에 패턴사이 공간에 유기반사방지막 물질을 1,500Å 정도 채운 사진이 나타나 있다.
도 2b를 참조하면, 전체 표면 상부에 포토레지스트 막(24)을 형성한 후, 노 광 마스크(25)를 이용하여 노광원으로 특정 영역을 노광한다. 이때, 상기 포토레지스트 막(24)은 후속 공정에서 원하지 않는 영역에 O2 플라즈마 등이 임플란트되는 것을 방지할 수 있을 정도의 충분한 두께를 가질 수 있도록 도포되어야 한다. 상기에서, 단계 3의 노광 공정에 사용되는 노광원은 VUV (157 nm), ArF (193 nm), KrF (248 nm), EUV (13 nm), E-빔(beam), X-선 및 이온빔으로 구성된 군으로부터 선택될 수 있으며, 0.1 내지 100 mJ/㎠의 노광 에너지로 수행되는 것이 바람직하다.
도 2c를 참조하면, 노광된 영역의 포토레지스트 막을 현상하여 제거시킨다. 상기 현상 단계는 알칼리 현상액을 이용하여 수행될 수 있으며, 상기 알칼리 현상액은 0.01 내지 5 중량%의 테트라메틸암모늄하이드록사이드(TMAH) 수용액인 것이 바람직하다.
도 2d를 참조하면, 현상되어 제거된 포토레지스트 막 하부에 남아 있는 유기반사방지막 물질을 디스컴 공정에 의해 제거하며, 후속 공정에서 O2 임플란트 된다. 도 2f에 최종 임플란트 되기 전의 사진이 도시되어 있다.
상기에서 살펴본 바와 같이, 본 발명의 방법은 패턴의 종횡비가 커짐에 따라 발생할 수 있는 패턴의 쓰러짐 또는 포토레지스트 내에 보이드가 형성되는 등과 같은 종래 패턴 형성 방법상의 문제점을 해결할 수 있으므로, 뛰어난 특성을 가지는 반도체 소자의 제조에 유용하게 사용될 수 있다.

Claims (4)

1) 반도체 기판 상부에 패턴을 형성하는 단계;
2) 상기 패턴 사이 공간에 소정 두께의 유기반사방지막 물질을 채워 상기 패턴의 종횡비를 감소시키는 단계;
3) 상기 패턴 및 상기 유기반사방지막 상부에 포토레지스트 막을 형성하는 단계;
4) 노광 마스크를 이용하여 상기 포토레지스트 막을 선택적으로 노광한 후 현상하는 단계; 및
5) 현상 공정에 의해 노출된 유기반사방지막 물질을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.
제 1항에 있어서,
상기 유기반사방지막 물질은 비수용성이며, 물과 유사한 점도를 가지는 것을 특징으로 하는 반도체 소자의 제조 방법.
청구항 3은(는) 설정등록료 납부시 포기되었습니다.
제 1항에 있어서,
상기 단계 3의 노광 공정에 사용되는 노광원은 VUV (157 nm), ArF (193 nm), KrF (248 nm), EUV (13 nm), E-빔(beam), X-선 및 이온빔으로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 소자의 제조 방법.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.
제 1항에 있어서,
KR1020050014329A 2005-02-22 2005-02-22 반도체 소자의 제조 방법 KR101139484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014329A KR101139484B1 (ko) 2005-02-22 2005-02-22 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014329A KR101139484B1 (ko) 2005-02-22 2005-02-22 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060093480A KR20060093480A (ko) 2006-08-25
KR101139484B1 true KR101139484B1 (ko) 2012-05-02

Family

ID=37601584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014329A KR101139484B1 (ko) 2005-02-22 2005-02-22 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101139484B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727044B2 (en) * 2017-09-21 2020-07-28 Honeywell International Inc. Fill material to mitigate pattern collapse
EP3844569A4 (en) * 2018-08-31 2022-05-25 Honeywell International Inc. WATER SOLUBLE POLYMERS FOR PATTERN COLLAPSE MITIGATION

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081459A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 반도체 기판 상에 배치된 피가공체 상에 형성되는반사 방지막 재료 및그것을 사용하는 반도체 장치의 제조 방법
KR100545196B1 (ko) * 2002-07-26 2006-01-24 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081459A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 반도체 기판 상에 배치된 피가공체 상에 형성되는반사 방지막 재료 및그것을 사용하는 반도체 장치의 제조 방법
KR100545196B1 (ko) * 2002-07-26 2006-01-24 동부아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20060093480A (ko) 2006-08-25

Similar Documents

Publication Publication Date Title
CN101963756B (zh) 形成电子器件的方法
US8552538B2 (en) Methods of eliminating pattern collapse on photoresist patterns
US20040102048A1 (en) Method for manufacturing semiconductor device
US8053368B2 (en) Method for removing residues from a patterned substrate
CN103926796A (zh) 用于光刻的涂层材料和方法
CN101859065B (zh) 减轻双曝光工艺中的抗蚀剂图案关键尺寸变化的方法
US7915171B2 (en) Double patterning techniques and structures
JPH1174196A (ja) 側壁スペーサを有する半導体デバイスの製造方法
JPH06105683B2 (ja) レジストパターン形成方法
US20030213968A1 (en) Imageable bottom anti-reflective coating for high resolution ligthography
JP2006210825A (ja) パターン形成方法
KR101139484B1 (ko) 반도체 소자의 제조 방법
KR100653534B1 (ko) 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법
JP2010156819A (ja) 半導体装置の製造方法
US20040058515A1 (en) Semiconductor device and a fabrication method thereof
KR100819647B1 (ko) 반도체 소자의 제조 방법
KR20060028220A (ko) 반도체장치의 제조 방법
KR20060093479A (ko) 반도체 소자의 제조 방법
KR20100070927A (ko) 현상가능한 반사방지막을 이용한 반도체 소자의 패터닝 방법
KR100570057B1 (ko) 반도체 소자의 제조 방법
KR100653989B1 (ko) 반도체 소자의 패턴 형성 방법
KR20070006055A (ko) 반도체소자의 미세 홀 및 랜딩 패드 동시 형성 방법
KR100569537B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR100755140B1 (ko) 반도체 소자의 컨택 홀 형성방법
DE10313893A1 (de) Vermeidung der Bildung eines Resistsockels auf einer TERA-Hartmaske

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee