KR100324814B1 - 반도체소자의미세패턴제조방법 - Google Patents
반도체소자의미세패턴제조방법 Download PDFInfo
- Publication number
- KR100324814B1 KR100324814B1 KR1019950006134A KR19950006134A KR100324814B1 KR 100324814 B1 KR100324814 B1 KR 100324814B1 KR 1019950006134 A KR1019950006134 A KR 1019950006134A KR 19950006134 A KR19950006134 A KR 19950006134A KR 100324814 B1 KR100324814 B1 KR 100324814B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- intermediate layer
- upper photoresist
- layer
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
- G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
- G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 제조방법에 관한것으로서, TLR 공정에서 서로 엇갈리게 광차단막 패턴이 형성되어 있는 두개의 노광마스크를 사용하여 두번에 걸쳐 상측 감광막과 그하부의 식각선택비차가 있는 중간층을 패턴닝하고, 상기 중간층 하부의 하측 감광막을 산소 플라즈마로 선택 식각하여 이를 마스크로 피식각층을 에칭하여 미세패턴을 형성하였으므로, 분해능이 향상되어 더욱 작은 크기의 미세 패턴을 안정적으로 형성할 수 있어 소자의 고집적화에 유리하고 공정 여유도가 증가되어 공정수율이 향상된다.
Description
본 발명은 반도체소자의 미세패턴 제조방법에 관한것으로서, 특히 미세 패턴 형성을 위한 삼층 레지스트(tri-layer resist; 이하 TLR이라 칭함) 공정을 두차례 진행하되 상측 감광막을 서로 식각선택비차가 있는 물질을 사용하고 노광 마스크도 서로 엇갈리게 패턴이 형성되어 있는 두장의 마스크를 사용하여 소자의 고집적화에유리하고 공정마진이 증가되어 공정수율을 향상시킬 수 있는 반도체 소자의 미세패턴 제조방법에 관한 것이다.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다.
상기 감광막패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정변수(k)에 비례하고, 노광장치의 렌즈구경(numerical aperture; NA)에 반비례한다.
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다.
따라서 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 노광장치를 이용한다.
또한 단층 레지스트 방법 보다는 두개의 감광막 사이에 중간층을 개재시킨 TLR 방법이 공정변수가 작아 단층 감광막 방법에 비해 약 30% 정도 분해능이 향상된 미세 패턴 형성이 가능하나, 256M 이상의 고집적 반도체소자에서 필요한 0.2∼0.25㎛ 정도의 패턴 형성이 어려워 소자의 고집적화에 한계가 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 TLR 공정을 두차례 진행하되 두종류의 식각선택비차가 있는 중간층을 이용하고, 서로 광차단막 패턴이 엇갈리게 형성되어 있는 노광마스크를 사용하여 소자의 고집적화에 유리하고, 하부 감광막 미세패턴 가공이 용이하여 공정여유도가 증가되어 공정수율이 향상되는 반도체소자의 미세패턴 제조방법을 제공함에 있다.
상기와 목적을 달성하기 위한 본발명에 따른 반도체 소자의 미세패턴 제조방법의 특징은, 반도체기판상에 형성되어 있는 피식각층상에 하측 감광막을 형성하는 공정과, 상기 하측 감광막 상에 감광막과는 식각 선택비차가 있는 물질로된 제 1 중간층을 형성하는 공정과, 상기 제 1 중간층 상에 제 1 상측 감광막을 형성하는 공정과, 상기 제 1 상측 감광막을 제 1 노광마스크로 선택 노광하여 제 1 상측 감광막패턴을 형성하는 공정과, 상기 제 1 상측 감광막패턴을 마스크로 노출되어 있는 제 1 중간층을 제거하여 제 1 중간층 패턴을 형성하는 공정과, 상기 제 1 상측 감광막패턴을 제거하는 공정과, 상기 구조의 전표면에 제 2 중간층 패턴을 형성하는 공정과, 상기 제 2 중간층 패턴상에 제 2 상측 감광막을 형성하는 공정과, 상기 제 2 상측 감광막을 선택 노광하되 상기 제 1 노광마스크와는 서로 엇갈리게 광차단막 패턴이 형성되어 있는 제 2 노광마스크를 사용하여 상기 제 1 상측 감광막 패턴과는 서로 엇갈리는 제 2 상측 감광막 패턴을 형성하는 공정과, 상기 제 1 및 제 2 상측 감광막패턴에 의해 노출되어 있는 제 2 중간층을 제거하여 제 2 중간층 패턴을 형성하고 상기 제 2 상측 감광막패턴을 제거하는 공정과, 상기 제 1 및 제 2 중간층 패턴에 의해 노출되어 있는 하측 감광막을 제거하여 하측 감광막패턴을 형성하는 공정과, 상기 하측 감광막패턴에 의해 노출되어 있는 피식각층을 제거하여 피식각층 패턴을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체 소자의 미세패턴 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제 1A 도 내지 제 1F 도는 본발명에 따른 반도체 소자의 미세패턴 제조 공정도이다.
먼저, 소자분리 산화막(8)이 형성되어있는 예정된 구조의 반도체기판(9)상에 층간절연막이나 워드라인이 되는 다결정실리콘층등의 피식각층(7)을 형성한 후, 상기 피식각층(7)상에 하측 감광막(6)과 중간층(5) 및 제 1 상측 감광막(4A)을 순차적으로 형성하고, 소정의 광차단막패턴(2)들이 형성되어 있는 제 1 노광마스크(3)를 사용하여 소정 파장의 빛(1)으로 선택 노광한다. 이때 상기 제 1 상측 감광막(4A)은 비노광영역이 패턴이 되는 포지티브형 감광막이며, 상기 중간층(5)은 감광막의 열처리 온도 보다 낮은 온도에서 증착 가능한 물질, 예를들어 SOG나 플라즈마 유도(plasma enhanced) 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 산화막, 질화막, TiN 또는 W 등으로 형성한다. (제 1A 도 참조).
그다음 제 1 상측 감광막(4A)을 현상하여 제 1 상측 감광막(4A) 패턴을 형성한 후, 식각 공정을 진행하여 제 1 중간층(5) 패턴을 형성하고, 상기 제 1 상측 감광막(4A) 패턴을 제거한다. (제 1B 도 참조).
그후, 상기 구조의 전표면에 상기 제 1 중간층(5)과는 식각선택비차가 있는 물질로된 제 2 중간층(12)과 포지티브형 제 2 상측 감광막(4B)을 순차적으로 도포한 후, 상기 제 1 노광마스크(3)와는 엇갈리게 광차단막 패턴(2)들이 형성되어있는 제 2 노광마스크(10)를 사용하여 선택노광한다. (제 1C 도 참조).
그다음 상기 제 2 상측 감광막(4B)을 현상하여 제 2 상측 감광막(4B) 패턴을형성한 후, 식각 공정을 진행하여 제 1 중간층(5) 패턴들의 사이에 제 2 중간층(12) 패턴들을 형성하고, 상기 제 2 상측 감광막(4B) 패턴을 제거한다. 이때 상기 제 1 및 제 2 중간층(5),(12)은 서로 식각선택비 차가 있어 패턴닝이 용이하다. (제 1D 도 참조).
그후, 상기 제 1 및 제 2 중간층(4A),(4B)에 의해 노출되어 있는 하측 감광막(6)을 산소 플라즈마(13)로 제거하여 하측 감광막(6) 패턴을 형성한다. (제 1E 도 참조).
그다음 상기 하측 감광막(6) 패턴에 의해 노출되어있는 피식각층(7)을 식각하여 피식각층(7) 패턴을 형성하고, 식각공정시의 식각잔류물을 Cl2가스나 H3PO4용액을 이용하여 제거하고, 상기 제 1 및 제 2 중간층(5),(12) 패턴과 하측 감광막(6) 패턴을 제거한다. (제 1F 도 참조).
상기에서는 제 1 및 제 2 상측 감광막을 포지티브형을 사용하였으나, 제 1 및 제 2 노광마스크의 패턴 형상을 반전시키면, 네가티브형 감광막도 사용할 수 있다.
또한 상기 하측 감광막과 제 1 및 제 2 상측 감광막들은 100∼300℃ 정도의 온도에서 경화시키므로, 상기 중간층들은 이보다 낮은 온도에서 형성할 수 있는 서로 식각선택비차가 있는 물질이면 어느것이나 사용할 수 있다.
또한 상기 제 1 중간층 패턴의 일부를 정렬마크로 사용하여 제 2 중간층 패턴 형성을 위한 노광 공정시 정렬마크로 사용할 수도 있다.
이상에서 설명한 바와 같이, 본발명에 따른 반도체 소자의 미세패턴 제조방법은 TLR 공정에서 서로 엇갈리게 광차단막 패턴이 형성되어 있는 두개의 노광마스크를 사용하여 두번에 걸쳐 상측 감광막과 그하부의 식각선택비차가 있는 중간층을 패턴닝하고, 상기 중간층 하부의 하측 감광막을 산소 플라즈마로 선택 식각하여 이를 마스크로 피식각층을 에칭하여 미세패턴을 형성하였으므로, 분해능이 향상되어 더욱 작은 크기의 미세 패턴을 안정적으로 형성할 수 있어 소자의 고집적화에 유리하고 공정 여유도가 증가되어 공정수율이 향상되는 이점이 있다.
제 1A 도 내지 제 1F 도는 본발명에 따른 반도체 소자의 제조 공정도.
◈ 도면의 주요부분에 대한 부호의 설명
1 : 노광빛 2 : 광차단막 패턴
3 : 제 1 노광마스크 4 : 제 1 상측 감광막
5 : 제 1 중간층 6 : 하측 감광막
7 : 피식각층 8 : 소자분리 산화막
9 : 반도체기판 10 : 제 2 노광마스크
11 : 제 2 상측 감광막 12 : 제 2 중간층
13 : 산소 플라스마
Claims (6)
- 반도체기판상에 형성되어 있는 피식각층상에 하측 감광막을 형성하는 공정과,상기 하측 감광막 상에 감광막과는 식각 선택비차가 있는 물질로된 제 1 중간층을 형성하는 공정과,상기 제 1 중간층 상에 제 1 상측 감광막을 형성하는 공정과,상기 제 1 상측 감광막을 제 1 노광마스크로 선택 노광하여 제 1 상측 감광막패턴을 형성하는 공정과,상기 제 1 상측 감광막패턴을 마스크로 노출되어 있는 제 1 중간층을 제거하여 제 1 중간층 패턴을 형성하는 공정과,상기 제 1 상측 감광막패턴을 제거하는 공정과,상기 구조의 전표면에 제 2 중간층 패턴을 형성하는 공정과,상기 제 2 중간층 패턴상에 제 2 상측 감광막을 형성하는 공정과,상기 제 2 상측 감광막을 선택 노광하되 상기 제 1 노광마스크와는 서로 엇갈리게 광차단막 패턴이 형성되어 있는 제 2 노광마스크를 사용하여 상기 제 1 상측 감광막 패턴과는 서로 엇갈리는 제 2 상측 감광막 패턴을 형성하는 공정과,상기 제 1 및 제 2 상측 감광막패턴에 의해 노출되어 있는 제 2 중간층을 제거하여 제 2 중간층 패턴을 형성하고 상기 제 2 상측 감광막패턴을 제거하는 공정과,상기 제 1 및 제 2 중간층 패턴에 의해 노출되어 있는 하측 감광막을 제거하여 하측 감광막패턴을 형성하는 공정과,상기 하측 감광막패턴에 의해 노출되어 있는 피식각층을 제거하여 피식각층 패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 상측 감광막을 포지티브 또는 네가티브 감광막을 사용하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 중간층을 300℃ 이하의 온도에서 형성할 수 있는 물질로서, 서로 식각선택비 차가 있는 물질로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 중간층을 SOG, PE CVD 산화막, 질화막, TiN 및 W으로 이루어지는 군에서 임의 선택되는 두개의 물질로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.마로 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 제 1 중간층 패턴을 정렬마크로 사용하여 제 2 중간층 패턴 형성을 위한 노광 공정시 정렬마크로 사용하는 것을 특징으로하는 반도체 소자의 미세패턴 제조방법.
- 제 1 항에 있어서,상기 피식각층 패턴을 형성한 후, 식각잔류물을 Cl2가스나 H3PO4용액을 이용하여 제거하는 공정을 추가로 구비하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006134A KR100324814B1 (ko) | 1995-03-22 | 1995-03-22 | 반도체소자의미세패턴제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006134A KR100324814B1 (ko) | 1995-03-22 | 1995-03-22 | 반도체소자의미세패턴제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035777A KR960035777A (ko) | 1996-10-28 |
| KR100324814B1 true KR100324814B1 (ko) | 2002-06-29 |
Family
ID=37478117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006134A KR100324814B1 (ko) | 1995-03-22 | 1995-03-22 | 반도체소자의미세패턴제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324814B1 (ko) |
-
1995
- 1995-03-22 KR KR1019950006134A patent/KR100324814B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035777A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354440B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| US4891303A (en) | Trilayer microlithographic process using a silicon-based resist as the middle layer | |
| US5741625A (en) | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material | |
| KR100206597B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| KR100479600B1 (ko) | 콘택 형성 방법 | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JP2924791B2 (ja) | フォトマスク及びフォトマスクの製造方法 | |
| KR20010004612A (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 | |
| KR100310257B1 (ko) | 반도체소자의 미세 패턴의 제조방법 | |
| US6440613B1 (en) | Method of fabricating attenuated phase shift mask | |
| KR100324814B1 (ko) | 반도체소자의미세패턴제조방법 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| KR100365559B1 (ko) | 반도체소자의 제조방법 | |
| KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| US6689682B1 (en) | Multilayer anti-reflective coating for semiconductor lithography | |
| KR20020046040A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR0172522B1 (ko) | 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR100546158B1 (ko) | 반도체소자의 제조방법 | |
| KR20030050172A (ko) | 반도체 소자의 감광막 패턴 형성 방법 | |
| KR0172300B1 (ko) | 미세 선폭을 갖는 전도막 형성방법 | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |