KR20030050172A - 반도체 소자의 감광막 패턴 형성 방법 - Google Patents

반도체 소자의 감광막 패턴 형성 방법 Download PDF

Info

Publication number
KR20030050172A
KR20030050172A KR1020010080571A KR20010080571A KR20030050172A KR 20030050172 A KR20030050172 A KR 20030050172A KR 1020010080571 A KR1020010080571 A KR 1020010080571A KR 20010080571 A KR20010080571 A KR 20010080571A KR 20030050172 A KR20030050172 A KR 20030050172A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
hard mask
forming
layer
Prior art date
Application number
KR1020010080571A
Other languages
English (en)
Inventor
이희목
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010080571A priority Critical patent/KR20030050172A/ko
Publication of KR20030050172A publication Critical patent/KR20030050172A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴(Pattern) 형성 방법에 관한 것으로, 특히 패턴대상층 상에 형성된 제 1 하드 마스크(Hard mask)층 상에 감광막 패턴을 형성하고 상기 감광막 패턴 사이에 제 2 하드 마스크층 패턴을 형성한 후 상기 감광막 패턴을 제거한 다음 후속 공정에 의해 상기 패턴대상층을 패터닝하므로, 상기 제 2 하드 마스크층 패턴 두께만큼 상기 감광막 패턴의 두께를 저하시키고 미세 패턴 형성 공정을 진행할 수 있어 소자의 집적도, 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 감광막 패턴 형성 방법{Method for forming a photo resist pattern of semiconductor device}
본 발명은 반도체 소자의 패턴(Pattern) 형성 방법에 관한 것으로, 특히 패턴대상층 상에 형성된 제 1 하드 마스크(Hard mask)층 상에 감광막 패턴을 형성하고 상기 감광막 패턴 사이에 제 2 하드 마스크층 패턴을 형성한 후 상기 감광막 패턴을 제거한 다음 후속 공정에 의해 상기 패턴대상층을 패터닝하여 소자의 집적도, 수율 및 신뢰성을 향상시키는 반도체 소자의 패턴 형성 방법에 관한 것이다.
최근 반도체 기술이 발전하면서 0.15㎛ 이하의 반도체 소자 제조 과정에서 점점 더 초 미세 패턴을 형성시켜야 한다.
포토리소그래피(Photo lithograph) 공정 기술에서는 KrF 광원을 사용한 DUV(Deep Ultra Violet) 공정의 경우 0.13㎛ 라인(Line) 패턴의 형성이 가능하나 KrF 노광장치의 해상력 한계로 0.13㎛ 이하의 패턴은 형성하기 어렵기 때문에 ArF 노광장치를 사용하고 있는 추세이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도이다.
그리고, 도 2는 종래의 게이트 전극 형성용 감광막 패턴의 무너짐 현상을 나타낸 사진도이고, 도 3은 종래의 소자분리막 형성용 감광막 패턴의 무너짐 현상을 나타낸 사진도이다.
도 1a를 참조하면, 하부구조물(11) 상에 패턴대상층(13), 산화막(15) 및 감광막을 순차적으로 형성한다.
그리고, 상기 감광막을 패턴이 형성될 부위에만 남도록 선택적으로 노광 및 현상하여 감광막 패턴(17)을 형성한다.
도 1b를 참조하면, 상기 감광막 패턴(17)을 마스크로 상기 산화막(15)을 식각한다.
도 1c를 참조하면, 상기 산화막(15)을 마스크로 상기 패턴대상층(13)을 식각하여 패턴을 형성한 후, 상기 산화막(15)을 제거한다.
여기서, ArF 노광 공정을 사용하여 상기 감광막 패턴(17)을 형성할 경우, ArF 노광 공정 시 상기 감광막 패턴(15)의 종횡비가 1 : 3 이하에서도 도 2 및 도 3에서와 같이 감광막 패턴의 무너짐 현상(A)이 발생된다.
종래의 반도체 소자의 패턴 형성 방법은 종횡비가 1 : 3 이하인 감광막 패턴에서도 패턴의 무너짐 현상이 발생되기 때문에 미세 패턴을 요하는 소자 제조 공정 시 상기 감광막의 하층인 하드 마스크층의 식각 공정도 진행하지 못할 정도로 감광막 두께 확보가 어려워 소자의 집적도, 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 패턴대상층 상에 형성된 제 1 하드 마스크층 상에 감광막 패턴을 형성하고 상기 감광막 패턴 사이에 제 2 하드 마스크층 패턴을 형성한 후 상기 감광막 패턴을 제거한 다음 후속 공정에 의해 상기 패턴대상층을 패터닝하므로, 미세 패턴 형성 공정 시 상기 제 2 하드 마스크층 패턴 두께만큼 상기 감광막 패턴의 두께를 저하시키는 반도체 소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도.
도 2는 종래의 게이트 전극 형성용 감광막 패턴의 무너짐 현상을 나타낸 사진도.
도 3은 종래의 소자분리막 형성용 감광막 패턴의 무너짐 현상을 나타낸 사진도.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11, 31 : 하부구조물13, 33 : 패턴대상층
15 : 산화막17, 37 : 감광막 패턴
35 : 제 1 산화막39 : 제 2 산화막
본 발명의 반도체 소자의 패턴 형성 방법은 하부구조물 상에 패턴대상층, 제 1 하드 마스크층 및 감광막을 순차적으로 형성하는 단계, 상기 패턴이 형성될 부위의 감광막을 식각하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴 사이의 제 1 하드 마스크층 상에 제 2 하드 마스크층 패턴을 형성하는 단계, 상기 감광막 패턴을 제거하는 단계 및 상기 제 2 하드 마스크층 패턴을 마스크로 상기 제 1 하드 마스크층을 식각하고, 상기 패턴대상층을 식각하여 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명의 원리는 패턴대상층 상에 형성된 제 1 하드 마스크층 상에 감광막 패턴을 형성하고 상기 감광막 패턴 사이에 제 2 하드 마스크층 패턴을 형성한 후 상기 감광막 패턴을 제거한 다음 후속 공정으로 상기 패턴대상층을 패터닝하므로, 상기 제 2 하드 마스크층 패턴 두께만큼 상기 감광막 패턴의 두께를 저하시켜 종래의 감광막 패턴의 종횡비에 따른 감광막 패턴의 무너짐 현상을 방지하므로 소자의 미세 패턴 형성 공정이 가능한 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도이다.
도 4a를 참조하면, 하부구조물(31) 상에 패턴대상층(33), 제 1 산화막(35) 및 1400 ∼ 1600Å 두께의 감광막을 순차적으로 형성한다.
그리고, 상기 감광막을 패턴이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상하여 감광막 패턴(37)을 형성한다.
도 4b를 참조하면, 상기 감광막 패턴(37)을 포함한 제 1 산화막(35) 상에 제 2 산화막(39)을 형성한다.
도 4c를 참조하면, 상기 감광막 패턴(37)을 식각 방지막으로 사용하는 화학적 기계 연마 방법에 의해 상기 제 2 산화막(39)을 연마하여 전면을 평탄화 한다.
도 4d를 참조하면, 상기 감광막 패턴(37)을 제거한다.
도 4e를 참조하면, 상기 제 2 산화막(39)을 마스크로 상기 제 1 산화막(35)을 식각한다.
도 4f를 참조하면, 상기 제 1, 제 2 산화막(35,39)을 마스크로 상기 패턴대상층(33)을 식각하여 700Å 두께의 패턴을 형성한 후, 상기 제 1, 제 2 산화막(35,39)을 제거한다.
여기서, 상기 제 1, 제 2 산화막(35,39)을 SOG(Spin On Glass)막 또는 저압 화학기상 증착법으로 형성된 산화막으로 형성한다.
본 발명의 반도체 소자의 패턴 형성 방법은 패턴대상층 상에 형성된 제 1 하드 마스크층 상에 감광막 패턴을 형성하고 상기 감광막 패턴 사이에 제 2 하드 마스크층 패턴을 형성한 후 상기 감광막 패턴을 제거한 다음 후속 공정에 의해 상기 패턴대상층을 패터닝하므로, 상기 제 2 하드 마스크층 패턴 두께만큼 상기 감광막 패턴의 두께를 저하시키고 미세 패턴 형성 공정을 진행할 수 있어 소자의 집적도, 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 하부구조물 상에 패턴대상층, 제 1 하드 마스크층 및 감광막을 순차적으로 형성하는 단계;
    상기 패턴이 형성될 부위의 감광막을 식각하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴 사이의 제 1 하드 마스크층 상에 제 2 하드 마스크층 패턴을 형성하는 단계;
    상기 감광막 패턴을 제거하는 단계;
    상기 제 2 하드 마스크층 패턴을 마스크로 상기 제 1 하드 마스크층을 식각하고, 상기 패턴대상층을 식각하여 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 700Å 두께의 패턴 형성 공정 시 상기 감광막을 1400 ∼ 1600Å의 두께로 형성함을 특징으로 하는 반도체 소자의 감광막 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2 하드 마스크층을 SOG막 또는 저압 화학기상 증착법으로 형성된 산화막으로 형성함을 특징으로 하는 반도체 소자의 감광막 패턴 형성 방법.
KR1020010080571A 2001-12-18 2001-12-18 반도체 소자의 감광막 패턴 형성 방법 KR20030050172A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080571A KR20030050172A (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080571A KR20030050172A (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20030050172A true KR20030050172A (ko) 2003-06-25

Family

ID=29575938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080571A KR20030050172A (ko) 2001-12-18 2001-12-18 반도체 소자의 감광막 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20030050172A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process

Similar Documents

Publication Publication Date Title
US4891303A (en) Trilayer microlithographic process using a silicon-based resist as the middle layer
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
KR100479600B1 (ko) 콘택 형성 방법
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR20020010791A (ko) 반도체소자의 제조방법
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR100546158B1 (ko) 반도체소자의 제조방법
KR20020051109A (ko) 하프톤 마스크의 제조 방법
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법
KR100265361B1 (ko) 포토레지스트의 식각 선택비 개선방법
KR0137997B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100610762B1 (ko) 패턴 형성 방법
KR20000004485A (ko) 반도체 소자의 미세패턴 형성방법
KR100516746B1 (ko) 노광마스크의 제조방법
KR950012541B1 (ko) 반도체 소자의 미세패턴 형성방법
KR0121775B1 (ko) 반도체소자의 미세패턴 제조방법
KR100419971B1 (ko) 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법
KR19980060617A (ko) 반도체소자의 미세패턴 제조방법
KR20020030600A (ko) 감광막 콘택 홀 형성방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20020043784A (ko) 반도체소자의 미세패턴 제조방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR100324814B1 (ko) 반도체소자의미세패턴제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination