KR100198599B1 - 반도체 소자의 정렬 및 노광방법 - Google Patents

반도체 소자의 정렬 및 노광방법 Download PDF

Info

Publication number
KR100198599B1
KR100198599B1 KR1019910000285A KR910000285A KR100198599B1 KR 100198599 B1 KR100198599 B1 KR 100198599B1 KR 1019910000285 A KR1019910000285 A KR 1019910000285A KR 910000285 A KR910000285 A KR 910000285A KR 100198599 B1 KR100198599 B1 KR 100198599B1
Authority
KR
South Korea
Prior art keywords
photosensitive agent
oxide film
exposure energy
exposing
semiconductor device
Prior art date
Application number
KR1019910000285A
Other languages
English (en)
Inventor
김재룡
김은갑
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019910000285A priority Critical patent/KR100198599B1/ko
Application granted granted Critical
Publication of KR100198599B1 publication Critical patent/KR100198599B1/ko

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 공정을 단순화시킬 수 있는 반도체 소자의 정렬 및 노광 방법에 관한 것으로, 기판 위에 산화막을 성장시키고 그 위에 감광제를 도포하는 공정과, 상기 감광제에 제1노광 에너지로 노광하여 정렬키 부분을 정의하고, 상기 제1노광 에너지 보다 작은 제2노광 에너지로 노광하여 패턴부분을 정의하는 공정과, 상기 감광제의 정렬키 부분과 패턴부분을 현상하여 제거하고, 상기 잔류된 감광막을 마스크로 상기 산화막을 식각한 후 감광제를 제거하는 공정을 차례로 실시하여 이루어진다.

Description

반도체 소자의 정렬 및 노광 방법
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 감광제 4 : 정렬키 부분
5 : 패턴부분
본 발명은 반도체 소자의 정렬 및 노광 방법에 관한 것으로, 특히 제로 마스크 사용할 때의 공정단순화를 이룰 수 있도록 한 것이다.
일반적으로 제로 마스크란 반도체 제조 공정중의 정렬 및 노광 공정시 구조가 다른 노광장치(예를 들면 스테퍼 장치)를 혼용할 시 노광 공정의 첫번째층을 스테퍼 장치로 노광해야 할 경우 블라인드(Blind) 노광시의 스테핑 어큐러시(Stepping Accuracy)를 향상시키기 위해 첫번째층 이전에 주사 투영 정렬키를 사용하여 웨이퍼에 정렬키(Align Key)만을 형성하기 위해 사용하는 마스크를 말한다.
종래의 제로 마스크 사용할 때의 공정은 제1도 (a)와 같이 기판(1) 위에 산화막(2)을 성장시키고 감광제(3)을 도포한 후, (b)와 같이 정렬키 부분(4)을 노광시키고 (c)와 같이 현상하여 감광제(3)의 정렬키 부분(4)을 제거한다.
그리고 (d)와 같이 노광하여 패턴부분(5)을 형성하고, (e)와 같이 감광제(3)의 패턴부분(5)을 현상하고, (f)와 같이 산화막(2)을 식각한 후 감광제(3)를 제거한다.
그러나, 종래에는 구조가 다른 노광장치를 혼용하여 제로 마스크를 사용할 경우 제1도 (c)(e)와 같은 이중 현상 공정을 거쳐야 하고 이러한 이중 현상 공정을 실시하기가 곤란할 때에는 더미 필름형성, 포토/에치 공정 등을 거쳐야 하는 결점이 있다.
본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로 이중 현상 공정을 거치지 않고 한 번의 현상 공정만을 실시하므로 공정을 단순화시키는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시 예를 첨부된 도면 제2도에 의하여 상술하면 다음과 같다.
먼저 (a)와 같이 기판(1) 위에 산화막(2)을 성장시키고 그 위에 감광제(3)를 도포한 후 (b)와 같이 감광제(3)를 제1노광 에너지로 노광하여 정렬키 부분(4)을 정의한다.
그리고 (c)와 같이, 상기 제1노광 에너지 보다 작은 제2노광 에너지로 감광제(3)를 노광하여 패턴부분(5)을 정의하고, (d)와 같이, 상기 감광제(3)의 정렬키 부분(4)과 패턴부분을 현상하여 제거하고, (e)와 같이 잔류된 감광제(3)를 마스크로 이용하여 상기 산화막(2)을 식각한 후 감광제(3)를 제거한다.
이와 같이 본 발명에 의하면 노광 에너지를 다르게 하여 노광된 부분의 감광제(3)의 성분을 변화시킴으로써 첫번째층을 스테퍼 장치로 노광하여 정렬키 부분을 형성할 수 있으며, 두 번의 현상공정을 할 필요가 없어 공정이 단순해지는 장점이 있다.

Claims (1)

  1. 기판 위에 산화막을 성장시키고 그 위에 감광제를 도포하는 공정과, 상기 감광제에 제1노광 에너지로 노광하여 정렬키 부분을 정의하고, 상기 제1노광 에너지 보다 작은 제2노광 에너지로 노광하여 패턴부분을 정의하는 공정과, 상기 감광제의 정렬키 부분과 패턴부분을 현상하여 제거하고, 상기 잔류된 감광막을 마스크로 상기 산화막을 식각한 후 감광제를 제거하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 반도체 소자의 정렬 및 노광 방법.
KR1019910000285A 1991-01-10 1991-01-10 반도체 소자의 정렬 및 노광방법 KR100198599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910000285A KR100198599B1 (ko) 1991-01-10 1991-01-10 반도체 소자의 정렬 및 노광방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910000285A KR100198599B1 (ko) 1991-01-10 1991-01-10 반도체 소자의 정렬 및 노광방법

Publications (1)

Publication Number Publication Date
KR100198599B1 true KR100198599B1 (ko) 1999-06-15

Family

ID=19309611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000285A KR100198599B1 (ko) 1991-01-10 1991-01-10 반도체 소자의 정렬 및 노광방법

Country Status (1)

Country Link
KR (1) KR100198599B1 (ko)

Similar Documents

Publication Publication Date Title
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
EP0142639A2 (en) Method for forming narrow images on semiconductor substrates
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR0128833B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR950005442B1 (ko) 위상반전 마스크 형성방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20020030600A (ko) 감광막 콘택 홀 형성방법
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
JPS6386550A (ja) 多層配線層の形成方法
KR970006928B1 (ko) 반도체 장치의 제조 방법
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법
KR960000184B1 (ko) 자동 배치형 위상반전마스크 제조 방법
KR0185785B1 (ko) 위상반전 마스크의 제조방법
KR970008269B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100358161B1 (ko) 반도체소자제조방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
KR0184059B1 (ko) 반도체 소자의 금속배선 형성방법
KR950015577A (ko) 반도체소자의 제조방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee