KR0184059B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

Abstract

본 발명은 고집적화에 따른 미세패턴의 형성에 있어서 노광장비로 미세한 부분에 노광을 정확히 실시하기가 어렵다는 점을 고려하여 미세한 패턴에 적당하도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.

본 발명의 반도체 소자의 금속배선 형성방법은 기판 상에 금속배선층 및 절연막을 순차적으로 형성시키는 단계와, 절연막 상에 제1배선영역이 정의된 제1포토레지스트 패턴을 형성시키는 단계와, 제1포토레지스트 패턴을 마스크로 절연막을 일부 식각하여 제1절연막 패턴을 형성하는 단계와, 제1포토레지스트 패턴을 제거하는 단계와, 금속배선층 상에 제1절연막 패턴과 일부 중복되며 제2배선영역이 정의된 제2포토레지스트 패턴을 형성시키는 단계와, 제2포토레지스트 패턴을 마스크로 이용하여 제1절연막 패턴을 식각하여 제2절연막 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴들 제거하는 단계와, 상기 제2절연막 패턴을 마스크로 금속배선층을 일부 식각하여 금속배선을 형성하는 단계와, 제2절연막 패턴을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.

따라서, 본 발명에서는 노광장비의 한계를 극복하여 보다 미세한 패턴을 형성할 수 있다.

Description

반도체 소자의 금속배선 형성방법

제1도는 종래의 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 도면.

제2도는 본 발명의 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

10, 20 : 층간절연막 11, 21 : 금속배선층

12 : 포토레지스트(층) 11', 21' : 금속배선

22, 22', 22 : 절연막 23, 23' : 제1포토레지스트(패턴)

24, 24' : 제2포토레지스트(패턴)

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 고집적화에 따른 미세패턴의 형성에 있어서, 노광장비로 노광을 실시하기 어려운 미세한 폭을 패턴을형성할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.

제1도는 종래의 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 도면이다.

종래의 반도체 소자의 금속배선 형성방법은 제1도의 (a)와 같이, 층간절연막(10)상에 금속배선층(11)과 포토레지스트(photoresist)층(12)을 순차적으로 도포한다.

그리고 제1도의 (b)와 같이, 금속배선층(11)위에 형성된 포토레지스트층(12)을 노광 및 현상하여 포토레지스트층(12')을 형성한다.

이어서 제1도의 (c)와 같이, 포토레지스트층(12')을 마그크(mask)로 하여 금속배선층(11)을 식각하여 배선층의 최종적인 미세패턴인 금속배선층(11')을 형성한다.

반도체 디바이스가 고집적화됨에 따라 미세패턴 형성을 요구하나, 종래의 금속배선 형성방법으로는 노광장비의 한계로 인하여 미세한 패턴을 형성하는데 있어서 어려움이 따른다.

즉, 원하는 부분에 미세하게 정확히 노광을 실시하지 못하여 원하는 미세패턴을 얻기가 어려운 단점이 있다.

본 발명은 이러한 문제점을 해결하고자 안출된 것으로써, 미세한 패턴을 형성하기 위한 방법을 제시하여 정확한 패턴형성을 제시하는데 그 목적이 있다.

상기 목적을 달성하고자, 본 발명의 반도체 소자의 금속배선 형성방법은 기판상에 금속배선층 및 절연막을 순차적으로 형성시키는 단계와, 절연막 상에 제1배선영역이 정의된 제1포토레지스트 패턴을 형성시키는 단계와, 제1포토레지스트 패턴을 마스크로 이용하여 절연막을 일부 식각함으로써 제1절연막 패턴을 형성하는 단계와, 제1포토레지스트 패턴을 제거하는 단계와, 금속배선층 상에 제2배선영역이 정의되되, 제1절연막 패턴과 일부 오버랩되도록 제2포토레지스트 패턴을 형성하는 단계와, 제2포토레지스트 패턴을 마스크로 이용하여 제1절연막 패턴을 이부 식각하여 제2절연막 패턴을 형성하는 단계와, 제2포토레지스트 패턴들 제거하는 단계와, 제2절연막 패턴을 마스크로 이용하여 금속배선층을 일부 식각하여 금속배선을 형성하는 단계와, 제2절연막 패턴을 제거하는 단계를 포함하여 이루어진 것이 특징이다.

제2도의 (a) 내지 제2도의 (g)는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 도면으로, 이하 도면을 참고하여 본 발명을 상세히 설명하면 다음과 같다.

제2도의 (a)와 같이, 반도체기판 상의 층간절연막(20) 상에 금속배선층(21)과, 절연막(22)과, 제1포토레지스트(23)를 순차적으로 형성시킨다.

제2도의 (b)와 같이, 제1배선영역(A)이 정의되도록 제1포토레지스트(23)를 패턴 식각함으로써 제1포토레지스트(23')를 형성한다.

제2도의 (c)와 같이, 제1배선영역(A)이 정의되도록 제1포토레지스트(23')를 마스크로 이용하여 절연막(22)을 식각함으로써 제1절연막 패턴(22')을 형성한다. 이 후, 제1포토레지스트 패턴을 제거한다.

제2도의 (d)와 같이, 금속배선층(24)상에 제1절연막 패턴(22')을 덮도록 제2포토레지스트 패턴(24)를 도포한다.

제2도의 (e)와 같이, 제2배선영역(B)이 정의되되, 제1포토레지스트 패턴(22')과 소정 폭 오버랩되도록 제2포토레지스트 패턴 식각함으로써 제2포토레지스트 패턴(24')를 형성한다. 제2포토레지스트 패턴(24')은 제1절연막 패턴(22')의 일부만을 덮고 있다.

제2도의 (f)와 같이, 제2포토레지스트 패턴을 마스크로 이용하여 제1절연막 패턴을 식각함으로써 제2절연막 패턴(22)을 형성한다.

제2도의 (g)와 같이, 제2절연막 패턴(22'')을 마스크로 이용하여 금속배선층을 식각함으로써 미세패턴인 금속배선(21')을 형성한다.

상기에서 살펴본 바와 같이, 본 발명의 반도체 소자의 금속배선 형성방법에서는 노광장비의 한계를 극복하여 보다 미세한 패턴을 형성할 수 있는 이점이 있다.

Claims (1)

1. 반도체 소자의 금속배선 형성방법에 있어서, 기판상에 금속배선층 및 절연막을 순차적으로 형성시키는 단계와, 상기 절연막 상에 제1배선영역이 정의된 제1포토레지스트 패턴을 형성시키는 단계와, 상기 제1포토레지스트 패턴을 마스크로 이용하여 상기 절연막을 일부 식각함으로써 제1절연막 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 제거하는 단계와, 상기 금속배선층 상에 제2배선영역이 정의되되, 상기 제1절연막 패턴과 일부 오버랩되도록 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 마스크로 이용하여 제1절연막 패턴을 식각하여 제2절연막 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴들 제거하는 단계와, 상기 제2절연막 패턴을 마스크로 이용하여 상기 금속배선층을 식각하여 금속배선을 형성하는 단계와, 상기 제2절연막 패턴을 제거하는 단계를 포함하여 이루어지는 반도체 소자의 금속배선 형성방법.