KR950014945B1 - 반도체소자의 미세패턴 형성방법 - Google Patents

Abstract

내용 없음.

Description

반도체소자의 미세패턴 형성방법

제1도 내지 제4도는 본 발명에 의해 반도체소자의 미세패턴을 형성하는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 도전층 2 : 절연층

3 : 감광막 패턴 4 : 폴리머층

4A : 폴리머 스페이서 5 : 콘택홀 영역

10 : 콘택홀

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 특히 콘택 마스크용 감광막 패턴을 형성한 후, 그 상부에 플루어-카본 계통의 폴리머층을 증착하고, 블란켓 식각(blanket etch)으로 콘택 마스크용 감광막 패턴의 측벽에 폴리머 스페이서를 형성하며, 이를 마스크로 미세한 콘택홀을 형성하여 소자의 고집적화에 유리한 반도체소자의 미세패턴 제조방법에 관한 것이다.

일반적으로 리소그라피 기술로 콘택홀을 형성하기 위해서는 웨이퍼에 형성된 절연층 상부에 감광막을 도포하고, 콘택홀 패턴이 형성된 노광마스크(photo mask)를 투과한 빛으로 감광막을 선택적으로 노광시킨후, 현상공정을 거쳐 콘택홀 마스크용 감광막 패턴을 형성하고, 이를 마스크로 노출된 절연층을 식각하여 콘택홀을 형성하는 것이다.

상기한 종래의 리소그라피 기술에 의하면 노광장비의 스태퍼(stepper)의 한계로 인하여 현재의 기술로는 0.25㎛ 정도 크기의 콘택홀 형성이 거의 불가능하기 때문에 256메가 디램급 이상에는 적용하기가 어려워 소자의 고집적화에 한계가 되는 문제점이 있다.

따라서, 본 발명은 256메가 디램급 반도체소자에 적용할 수 있어 소자의 고집적화에 유리한 반도체소자의 미세패턴 형성방법을 제공함을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 특징은, 피식각층상에 감광막 패턴을 형성하고, 폴리머층을 이용하여 상기 감광막 패턴의 측벽에 폴리머 스페이서를 형성하고 이를 마스크로 사용하여 미세패턴을 형성함에 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 미세패턴 형성방법을 상세히 설명하기로 한다.

제1도 내지 제4도는 본 발명에 의해 반도체소자의 미세패턴을 형성하는 단계를 도시한 단면도로서, 콘택홀 형성의 예이다.

제1도는 소저의 기판(도시되지 않음)상에 형성되어 있는 하부도전층(1)의 감싸는 절연층(2)을 형성하고, 상기 절연층(2)의 상부에 공지의 기술로 콘택홀 마스크용 감광막 패턴(3)을 형성하되, 상기 절연층(2)에서 콘택홀로 예정되어 있는 부분을 노출시키도록 형성한 단면도이다.

제2도는 상기의 감광막 패턴(3) 상부에 폴리머층(4)을, 예를 들어 90CHF₃/70Ar 혼합가스를 200Watt/800mTorr/OG의 조건에서 플라즈마 발생장치를사용하여 예정된 두게로 형성한 단면도로써, 폴리머층(4)이 상기 감광막 패턴(3)의 콘택홀 영역(5)에는 완전히 채워지지 않도록 해야 하며, 폴리머층(4)을 증착할때 하부의 감광막 패턴(3)이 손상되지 않도록 보호하기 위해서 플라즈마 발생 장치의 전극 온도를 100℃ 이하가 되도록 한다.

제3도는 상기 폴리머층(4)을 블란켓 식각공정으로 식각하여 콘택홀 영역(5)의 절연층(2)이 노출되도록 하고 콘택홀 영역(5) 측벽에 폴리머 스페이서(4A)를 형성한 단면도로서, 콘택홀의 크기가 상기 폴리머 스페이서(4A)에 의해 작아짐을 도시한다.

상기 블란켓 식각공정은 폴리머층(4)을 증착한 동일한 플라즈마 발생장치 내에서 식각하되 그 식각조건은 15O₂/10Ar 혼합가스를 40Watt/3mTorr/25G의 조건에서 형성한다.

제4도는 상기의 폴리머 스페이서(4A)를 마스크로 이용하여 노출된 절연층(2)을 식각하여 도전층(1)이 노출된 콘택홀(10)을 형성한 단면도이다.

상기한 본 발명에 의하여 감광막 패턴을 형성하게 되면 선폭의 크기가 0.1㎛의 스페이스나 콘택 크기를 갖는 미세패턴까지 형성할 수 있다.

Claims (4)

1. 기판 상부에 피식각층을 형성하는 단계와, 상기 피식각층에서 패턴으로 예정되어 있는 부분상에 감광막 패턴을 형성하는 단계와, 상기 구조의 전표면에 플루어-카본(Fluor-Carbon) 계통의 폴리머층을 예정된 두께로 증착하는 단계와, 상기 폴리머층을 블란켓 에치 공정으로 식각하여 감광막 패턴 측벽에 폴리머 스페이서를 형성하는 단계와, 상기 폴리머 스페이서와 감광막 패턴을 마스크로 이용하여 노출된 피식각층을 식각하여 미세패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
2. 제1항에 있어서, 상기 폴리머층은 플라즈마 발생 장치에서c CHF₃/CF₄/Ar 혼합가스로 증착하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
3. 제2항에 있어서, 상기 폴리머층을 증착하는 공정을 전극의 온도가 100℃ 이하에서 실시하여 감광막 패턴의 손상을 방지하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
4. 제1항에 있어서, 상기 폴리머 스페이서를 형성하는 블란켓 에치 공정을 폴리머층을 증착한 동일 플라즈마 발생 장치에서 O₂/Ar 가스로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.