KR0166488B1 - 반도체 소자의 미세콘택 형성방법 - Google Patents

반도체 소자의 미세콘택 형성방법 Download PDF

Info

Publication number
KR0166488B1
KR0166488B1 KR1019940030635A KR19940030635A KR0166488B1 KR 0166488 B1 KR0166488 B1 KR 0166488B1 KR 1019940030635 A KR1019940030635 A KR 1019940030635A KR 19940030635 A KR19940030635 A KR 19940030635A KR 0166488 B1 KR0166488 B1 KR 0166488B1
Authority
KR
South Korea
Prior art keywords
contact
forming
mask
pattern
photoresist
Prior art date
Application number
KR1019940030635A
Other languages
English (en)
Other versions
KR960019533A (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940030635A priority Critical patent/KR0166488B1/ko
Publication of KR960019533A publication Critical patent/KR960019533A/ko
Application granted granted Critical
Publication of KR0166488B1 publication Critical patent/KR0166488B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로, 반도체기판 상부에 층간절연막을 형성하고 층간절연막 상부에 식각장벽막을 형성한 다음, 식각장벽막 상부에 제1콘택마스크를 이용하여 감광막패턴을 형성하고 감광막패턴을 마스크로하여 식각장벽막패턴을 형성한 다음, 감광막패턴을 제거하고 다른 감광막을 전체표면상부에 형성한 다음, 제2콘택마스크를 이용하여 감광막패턴을 형성하고 식각장벽막패턴과 감광막패턴을 마스크로하여 반도체기판을 노출시키는 콘택홀을 형성한 다음, 후공정으로 전도체를 이용하여 콘택홀을 통하여 반도체기판에 접속되도록 콘택을 형성함으로써 균일한 미세콘택을 형성하여 반도체 소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세콘택 형성방법
제1도는 종래기술에 따라 콘택마스크를 갖는 마스크 레이아웃도.
제2a도 및 제2b도 그리고 제3a도 및 제3b도는 종래 기술에 따른 반도체소자의 미세콘택 형성공정도.
제4도는 본 발명의 실시예에 따른 마스크 레이아웃도.
제5a도 내지 제5e도는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
11,21,31 : 반도체기판 12,22,32 : 소자분리절연막
13,23,33 : 소오스 접합영역 14,24,34 : 층간절연막
15,25 : 감광막 15A,25A : 감광막패턴
16,26 : 콘택마스크 34A : 층간절연막패턴
35 : 식각장벽막 35A : 식각장벽막패턴
36 : 제1감광막 36A : 제1감광막패턴
37 : 제1콘택마스크 38 : 제2콘택마스크
39 : 제2감광막 39A : 제2감광막패턴
40 : 콘택홀 A : 활성영역 마스크
B : 게이트전극 마스크 C : 콘택마스크
C1 : 제1콘택마스크 C2 : 제2콘택마스크
본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로, 특히 일련의 전도선 상에 각각 대응되는 콘택을 형성하는데 있어서, 상기 콘택의 피치를 사진현상기술의 최소크기로 형성하는 기술에 관한 것이다.
일반적으로 반도체소자의 초고집적화에 따라 반도체소자를 구성하기위한 전도선의 피치 및 그에 대응되는 콘택의 피치가 집적도에 따라 감소되어야 하며, 이와같은 콘택의 피치는 빛이 노출되는 면적이 적어 전도선의 해상능력에 비하여 0.05｜Lm 내지 0.1｜Lm 정도 떨어지며, 이와같은 콘택의 최소크기의 한계에 의해 고집적화하는데 그 한계가 좌우된다. 그로인하여, 반도체소자의 신뢰성이 저하되고 반도체소자의 고집적화가 어려운 문제점이 있다.
제1도, 제2a도 및 제2b도 그리고 제3a도 내지 제3b도는 종래기술에 따른 반도체소자의 미세콘택 형성방법을 도시한 상세도이다.
제1도는 종래기술에 의한 마스크 레이아웃도이다.
제1도를 참조하면, 제1도는 활성영역 마스크A, 게이트전극 마스크B그리고 콘택마스크C를 도시한다.
제2a도 및 제2b도 그리고 제3a도 및 제3b도는 제1도의 마스크 레이아웃도를 이용하여 반도체소자의 미세콘택을 형성하기위한 감광막패턴 형성공정을 도시한 단면도이다.
제2a도 및 제2b도는 종래기술의 제1실시예에 따른 전도선의 최소피치와 동일한 피치를 갖는 미세콘택을 형성하기위한 감광막패턴 형성공정을 도시한다. 이때, 콘택의 크기를 전도선의 크기와 동일하게 하여 형성한 것이다. 그리고, 제1도의 ⓐ - ⓐ의 절단면을 따라 형성한 것이다.
제2a도를 참조하면, 반도체기판(11) 상부에 소자분리절연막(12)을 형성한다. 그리고, 소자분리절연막(12) 사이에 소오스 접합영역(13)을 형성한다. 그리고, 전체표면상부에 상부를 평탄화시키는 층간절연막(14)을 형성한다. 그리고, 그상부에 감광막(15)을 형성한다. 콘택마스크(16)를 이용하여 감광막(15)을 노광시킨다. 이때, 콘택마스크(16)는 콘택의 크기를 전도선의 크기와 동일하게 형성한 것이다.
제2b도를 참조하면, 노광된 감광막(15)을 현상하여 감광막패턴(15A)를 형성한다. 노출되는 부분이 적어 콘택의 크기보다 콘택부분의 감광막(15)이 완전히 제거되지 않는다. 그로인하여, 균일한 콘택홀을 갖는 패턴이 형성되지 않는다.
제3a도 및 제3b도는 종래기술의 제2실시예에 따른 전도선의 최소피치와 동일한 피치를 갖는 미세콘택을 형성하기위한 감광막패턴 형성공정을 도시한다. 이때, 콘택의 크기를 전도선의 크기보다 크게하고 콘택과 콘택 사이를 작게 한 것이다. 그리고, 제1도의 ⓐ - ⓐ의 절단면을 따라 형성한 것이다.
제3a도는 반도체기판(21) 상부에 소자분리절연막(22)을 형성한다. 그리고, 소오스 접합영역(23)을 형성한다. 그리고, 표면상부를 평탄화시키는 층간절연막(24)을 형성한다. 그리고, 층간절연막(24) 상부에 감광막(25)을 형성한다. 그리고, 콘택마스크(26)를 이용하여 감광막(25)을 노광시킨다. 이 때, 콘택마스크(26)는 콘택의 크기를 전도선의 크기보다 크게하고 콘택간의 거리를 작게 한 것이다.
제3b도는 노광된 감광막(25)을 현상하여 감광막패턴(25A)를 형성한다. 이때, 감광막패턴(25A)은 콘택간의 거리가 너무 작아 감광막패턴(25A)의 윗부분이 손상된다. 그로인하여, 균일한 콘택홀을 갖는 패턴이 형성되지 않는다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 콘택마스크를 전도선 마스크와 동일한 형태로 두 개의 마스크로 분리하여 제작하되, 두 개의 마스크에 의해 공통으로 노출되는 부분에 콘택을 형성함으로써 균일한 미세콘택을 형성할 수 있는 반도체소자의 미세콘택 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 반도체소자의 미세콘택 형성방법의 특징은, 반도체기판 상부에 소자분리절연막 및 소오스 접합영역을 순차적으로 형성하는 공정과, 전체표면상부를 평탄화시키는 층간절연막을 형성하는 공정과, 상기 층간절연막 상부에 식각장벽막을 형성하는 공정과, 상기 식각장벽막 상부에 제1감광막을 형성하는 공정과, 제1콘택마스크를 이용하여 상기 제1감광막을 노광 및 현상하여 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 식각장벽막을 식각함으로써 식각장벽막패턴을 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 제2감광막을 형성하는 공정과, 제2콘택마스크를 이용하여 상기 제2감광막을 노광 및 현상하여 제2감광막패턴을 형성하는 공정과, 상기 식각장벽막패턴과 제2감광막패턴을 마스크로하여 상기 층간절연막을 식각하고 상기 제2감광막패턴을 제거함으로써 상기 반도체기판의 소오스 접합영역을 노출시키는 균일한 콘택홀을 형성하는 공정을 포함하는데 있다.
또한, 상기 제1콘택마스크와 제2콘택마스크는 각기 다른방향으로 형성하고, 상기 식각장벽막은 실리콘막 및 질화막으로 이루어지는 군에서 임으로 한가지를 선택하여 형성할 수 있다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제4도 그리고 제5a도 내지 제5e도는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성방법을 도시한 상세도이다.
제4도는 활성영역 마스크A, 게이트전극 마스크B, 제1콘택마스크C1및 제2콘택마스크C2가 형성된 레이아웃도이다.
제4도를 참조하면, 전도선의 최소피치와 동일한 피치를 갖는 콘택을 형성하기위한 것이다. 이때, 콘택마스크를 전도선 마스크와 동일한 형태로 두 개 형성하되, 두 개의 마스크에 의하여 공통으로 노출되는 부분에 콘택을 형성한다. 그리고, 제1콘택마스크와 제2콘택마스크는 서로 다른 방향으로 형성한 것이다.
제5a도 내지 제5e도는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성공정을 도시한 단면도이다. 여기서, 제5a도 및 제5b도는 제4도의 ⓑ - ⓑ 의 절단면을 따라 형성한 것이다. 그리고, 제5c도 내지 제5e도는 제4도의 ⓒ - ⓒ의 절단면을 따라 형성한 것이다.
제5a도를 참조하면, 반도체기판(31) 상부에 소자분리절연막(32)을 형성한다. 그리고 소자분리절연막(32) 사이의 반도체기판(31)에 소오스 접합영역(33)을 형성한다. 그리고, 상부구조를 평탄화시키는 층간절연막(34)을 형성한다. 그리고 그 상부에 식각장벽막(35)을 형성한다. 이때, 식각장벽막(35)은 실리콘막이나 질화막으로 형성한다. 그 다음, 식각장벽막(35) 상부에 제1감광막(36)을 형성한다. 그리고, 제1콘택마스크를 이용하여 제1감광막(36)을 노광시킨다.
제5b도를 참조하면, 노광된 제1감광막(36)을 현상하여 제1감광막패턴(36A)를 형성한다. 그리고, 제1감광막패턴(36A)를 마스크로하여 식각장벽막(35)을 식각함으로써 식각장벽막패턴(35A)을 형성한다.
제5c도를 참조하면, 제1감광막패턴(36A)를 제거한다. 그리고, 표면상부를 평탄화시키는 제2감광막(39)을 형성한다. 그리고, 제2콘택마스크(38)를 이용하여 제2감광막(39)을 노광시킨다.
제5d도를 참조하면, 노광된 제2감광막(39)을 현상시켜 제2감광막패턴(39A)을 형성한다.
제5e도를 참조하면, 식각장벽막패턴(35A)과 제2감광막패턴(39A)을 마스크로하여 층간절연막(34)을 식각함으로써 충간절연막패턴(34A)을 형성한다. 그리고, 제2감광막패턴(39A)을 제거함으로써 소오스 접합영역(33)을 노출시키는 콘택홀(40)을 형성한다. 후공정으로 콘택홀(40)을 통하여 반도체기판(31)에 접속되도록 전도체를 형성함으로써 콘택을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 미세콘택 형성방법은, 두 개의 콘택마스크를 이용하여 콘택을 형성함으로써 전도선의 해상능력과 동일한 최소피치를 갖는 콘택을 형성하여 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 한다.

Claims (4)

  1. 반도체기판 상부에 소정의 전도물질을 형성하는 공정과, 전체표면상부를 층간절연막을 형성하는 공정과, 상기 층간절연막 상부에 식각장벽막을 형성하는 공정과, 상기 식각장벽막 상부에 제1감광막을 형성하는 공정과, 제1콘택마스크를 이용하여 상기 제1감광막을 노광 및 현상하여 제1감광막패턴을 형성하는 공정과 상기 제1감광막패턴을 마스크로하여 상기 식각장벽막을 식각함으로써 식각장벽막패턴을 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 제2감광막을 형성하는 공정과, 제2콘택마스크를 이용하여 상기 제2감광막을 노광 및 현상하여 제2감광막패턴을 형성하는 공정과, 상기 식각장벽막패턴과 제2감광막패턴을 마스크로하여 상기 층간절연막을 식각하고 상기 제2감광막패턴을 제거함으로써 상기 반도체기판 상부에 형성된 상기 전도물질을 노출시키는 균일한 콘택홀을 형성하는 공정을 포함하는 반도체소자의 미세콘택 형성방법.
  2. 제1항에 있어서, 상기 제1콘택마스크와 제2콘택마스크는 각기 다른방향으로 형성하는 것을 특징으로하는 반도체소자의 미세콘택 형성방법.
  3. 제1항에 있어서, 상기 식각장벽막은 실리콘막 또는 질화막으로 형성된 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  4. 제1항에 있어서, 상기 소정의 전도물질은 소오스 접합영역을 형성하는 것을 특징으로하는 반도체소자의 미세콘택 형성방법.
KR1019940030635A 1994-11-21 1994-11-21 반도체 소자의 미세콘택 형성방법 KR0166488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030635A KR0166488B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 미세콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030635A KR0166488B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 미세콘택 형성방법

Publications (2)

Publication Number Publication Date
KR960019533A KR960019533A (ko) 1996-06-17
KR0166488B1 true KR0166488B1 (ko) 1999-02-01

Family

ID=19398527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030635A KR0166488B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 미세콘택 형성방법

Country Status (1)

Country Link
KR (1) KR0166488B1 (ko)

Also Published As

Publication number Publication date
KR960019533A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JPH08160590A (ja) パターン作成方法，レチクル及び半導体装置の製造方法
US6071799A (en) Method of forming a contact of a semiconductor device
KR0161731B1 (ko) 반도체소자의 미세콘택 형성방법
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR100333652B1 (ko) 반도체소자의콘택홀형성방법
GB2239559A (en) Forming connections in semiconductor devices
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100187654B1 (ko) 반도체 소자의 제조방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
TW202305872A (zh) 光罩以及內連線結構的製造方法
KR910000277B1 (ko) 반도체 장치의 제조방법
KR0137979B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0156221B1 (ko) 반도체장치의 콘택형성방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR910001193B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee