KR910001193B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR910001193B1 KR910001193B1 KR1019870015348A KR870015348A KR910001193B1 KR 910001193 B1 KR910001193 B1 KR 910001193B1 KR 1019870015348 A KR1019870015348 A KR 1019870015348A KR 870015348 A KR870015348 A KR 870015348A KR 910001193 B1 KR910001193 B1 KR 910001193B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- etching
- semiconductor device
- conductors
- insulator
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000615 nonconductor Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 4
- 229920002189 poly(glycerol 1-O-monomethacrylate) polymer Polymers 0.000 claims description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 2
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 2
- -1 PMGI Polymers 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006477 desulfuration reaction Methods 0.000 description 1
- 230000023556 desulfurization Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1(a)∼(f)도는 종래 격리된 두 도전체를 연결하는 제조 공정의 단면도.
제2(a)-(h)도는 본 발명에 따른 제조공정의 단면도.
본 발명은 반도체 제조공정에 관한것으로 특히 격리된 두개의 도전체를 부분적으로 연결하는 인터코넥션(Interconnection)의 개선된 제조방법에 관한 것이다.
격리된 두 도전체를 연결시키기 위한 종래 반도체 장치의 제조방법은 제1(a)-(f)도에 도시한 바와같다.
도면을 참조하면 제1(a)도는 실리콘 기판상에 형성된 제1도 전체(1)상부에 부도체(2)로 격리된 제2 도전체(3)가 형성되고 제1 도전체(1)와 부도체(4)로 이격되어 제3 도전체(5)가 형성되어 있다.
상기 제1(a)도와 같이 형성된 제1 및 제2 도전체(1)(3)을 부분적으로 연결시키기 위하여 먼저 기판 전면에 토토레지스트를 도포하고 통상의 사진공정으로 상기 제1 및 제2 도전체를 연결시킬 부위에 창(7)을 형성한 포토 레지스트 마스크 패턴(6)을 제1(b)도와 같이 형성한다.
그 다음 제1(c)도와 같이 상기 포토 레지스트 마스크 패턴(6)을 식각 마스크로 하여 상기 창(7)영역의 부도체(4)를 제거한후 기판상부의 포토 레지스트 마스크 패턴(6)을 제거한다.
그 다음 기판 전면에 제1 및 제2 도전체(1)(3)을 연결시키기 위한 제4 도전물질(8)을 제1(d)도와 같이 형성한다.
그다음 제1(e)도와 같이 기판상부 전면에 포토 레지스트를 도포하고 상기 제1 및 제2 도전체가 접속될 영역 상부에 포토 레지스트 마스크 패턴(9)을 형성한 후 상기 포토 레지스트 마스크 패턴(9)을 식각 마스크로 하여 상기 제4 도전체를 식각하여 제1(f)도와 같이 제1 및 제2 도전체(1)(3)을 접속하는 연결 도전체(10)을 형성한다.
그다음 기판상부의 포토 레지스트 마스크 패턴(9)을 제거하면 제1(f)도와 같이 형성된다.
상기와 같은 종래의 방법은 격리된 두 도전체를 연결시켜 주기위하여 사진 공정작업을 두번해야 하며 식각공정도 두번 해줘야 하는 번거로운 점이 있었다.
또한 실리콘 기판 단차에 의해 형성된 패턴(제1도의 제3 도전체(5))에 스트링거(Stringer)가 발생해 반도체 제품 제조에 어려움이 있으며 제1 및 제2 도전체를 연결하는 도전체를 형성할때 제3 전도체와의 연결을 막기위해 제3도전체 상부에 부도체를 도포해야 하므로 실리콘 기판의 단차에 악영향을 줄 뿐만아니라 사진 공정작업을 두번해야 하므로 실리콘 기판에 대한 반도체 소자의 집적도를 저하시키는 문제점이 있었다.
따라서 본 발명의 목적은 격리된 두 도전체를 연결하는 공정에서 사진공정과 식각공정의 작업수를 줄임과 동시에 반도체 장치의 집적도를 향상시킬 수 있는 반도체 장치의 제조방법을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2(a)-(H)도는 본발명에 따른 제조공정의 단면도이다.
먼저 제2(a)도에서 도시되지 않은 실리콘 기판상에 형성된 제1 도전체(11) 상부에 50-200Å두께의 부도체(12)로 격리된 도핑된 폴리실리콘으로 된 제2 도전체(13)가 형성되고, 100-500Å의 산화막으로 된 부도체(14)에 의해 격리된 제3 도전체(15)가 형성된다. 제3 도전체(15)는 2000-5000￦의 폴리실리콘 또는 텅스텐 실리사이드-폴리실리콘의 복합층으로 만들어질 수 있다.
또한 상기 부도체(12)가 산화막으로 이루어질 수 있으며, 산화막-질화막 또는 산화막-질화막-산화막으로도 가능함은 이 분야에서 통상의 지식을 가진 자는 이해할 수 있다.
상기 제2(a)도와 같이 형성된 제1 및 제2 도전체(11), (13)을 부분적으로 연결하기 위하여 먼저 상기 제1(a)도와 같이 형성된 실리콘 기판상에 빛에 의해 감광되는 폴리디메틸그루타이미드(PMGI)로 된 평탄화물질(16)을 제2(b)도와 같이 도포한다.
상기 평탈화물질(6)은 본 실시예에서는 PMGI를 사용하였으나 PGMA 또는 PMMA등을 사용할 수 있다.
그 다음 상기 평탄화 물질(16)위에 평탄화 물질(16)의 패턴을 컨테미네이션(contamination)없이 현상액으로 현상하기위해 광을 조사한후 소정두께의 평탄화 물질(16)을 플라즈마 식각방법으로 식각한다.
상기 공정에서 플라즈마 식각으로 인한 평탄화 물질(16)의 두께 조절은 이후 공정에서 제1 도전체(11)와 제2 도전체(13)를 연결하는 영역을 패터닝(Patterning)할 때의 평탄화 물질(16)의 종횡비를 조절하기 위한 것이다.
그 다음 상기 평탄화 물질(16)상에 제2(c)도와 같이 상온 플라즈마 침적법에 의해 부도체층(17)을 형성하고 부도체층(17)상에 포토 레지스트(19)를 도포한후 제1 도전체(11)와 제2 도전체(13)를 연결하는 연결 영역을 형성하기 위해 통상의 사진 식각 공정으로 제2(d)도와 같이 창(18)을 형성한다.
상기 공정에서 포토 레지스트는 이후 평탄화 물질 식각시 완전히 제거 가능한 두께로 도포한다.
그 다음 상기 부도체(17)와 포토 레지스트 패턴(19)을 식각 마스크로 하여 평탄화 물질(16)을 식각하여 창(20)을 형성하게 되면 이 식각 공정시에 포토 레지스트(19)가 동시에 제거되어 제2(e)도와 같이 형성된다.
그 다음 상기 평탄화 물질(16)을 식각 마스크로 하여 상기 제1 도전체(11)와 제2 도전체(13)를 연결하는 영역의 부도체(14)를 제2(f)도와 같이 식각한다.
제2(f)도에 도시한 바와 같이 제1 도전체(11)과 제2 도전체(13)의 연결영역의 가로길이 l과 h로 표시되는 창(20)의 깊이는 상기 평탄화 물질(16)을 도포하고 노광한후 플라즈마 식각을 하는 공정에 의해서 조절된다.
그 다음 제1 도전체(11)와 제2 도전체(13)을 연결하기 위하여 기판 전면에 통상의 방법으로 도전체를 침적시키면 제2(f)도에 도시한 바와같이 도전체(21a)와 (21b)가 형성된다.
그 다음 통상의 평탄화 물질 현상액(PMGI developer)으로 평탄화 물질(16)을 현상하면 상기 평탄화물질(16)이 제거되므로 그 상부에 있는 부도체층(17) 및 도전체(21b)는 떨어져 나가게 되어, 제2(H)도와 같이 제1 도전체(11)와 제2 도전체(13)를 연결하는 도전체(21a)가 형성된다.
여기서 상기 평탄화물질 현상액(PMGI developer)은 제2(f)도의 공정에서 노광된 평탄화물질(16)만을 현상할 뿐, 다른 부분들에 대해서는 반응을 하지 않음은 통상의 지식을 가진 자는 쉽게 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 제1 도전체와 이격되어 형성된 제2도전체를 연결하기 위하여 한번의 사진공정과 리프트 오프공정(Lift off Process)를 이용하여 제1 도전체와 제2 도전체를 연결하는 도전체 형성함으로써 종래의 공정보다 사진공정과 식각공정이 줄어들고 종래 도전체의 스트링거 생성으로 인한 문제를 근본적으로 제거할 수 있다.
또한 본 발명은 사진 공정 작업이 줄어듬에 의해 반도체 장치의 크기(device size)를 줄일 수 있으므로 반도체 장치의 집적도를 향상시킬 수 있는 이점이 있다.
Claims (4)
- 반도체 기판상에 형성된 제1 도전체(11)와, 상기 제1 도전체(11)와 부도체(12)로 이격되어 형성된 제2 도전체(13)와, 상기 제1 도전체(11) 상부에 제1 도전체(11)와 이격되어 형성된 제3 도전체(15)를 구비한 반도체 장치의 제조방법에 있어서, 반도체 기판상에 평탄화 물질(16)을 도포하고 노광시키는 제1 공정과, 상기 평탄화 물질(16)을 플라즈마 식각 방법으로 소정 두께 식각하는 제2 공정과, 상기 평탄화물질 상부에 식각하여 제1 도전체(11)와 제2 도전체(13)의 연결 상부에 창(18)을 형성하는 제3 공정과, 상기 부도체(17)와 포토 레지스트 패턴(19)을 식각 마스크로 창(18)에 의해 노출된 평탄화 물질(16)을 식각하는 제4 공정과, 상기 평탄화 물질(16)의 식각으로 노출된 제1 및 제2 도전체(11)(13) 상부의 부도체(14)를 식각하는 제5 공정과, 기판 전면에 도전체(21a)(21b)를 침적시킨 다음, 상기 평탄화물질(16)을 평탄화물질 현상액으로 현상하는 제6 공정과, 상기 평탄화 물질(16)의 상부에 형성되어 있던 부도체(17) 및 도전체(21b)를 들어내는 제거하는 제7 공정을 구비하여 상기 공정의 연속으로 제1 도전체(11)와 제2 도전체(13)를 연결함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 평탄화 물질(16)은 광에 의해 감광되고 현상액에 의해 현상되는 물질로서, PGMA, PMGI 혹은 PMMA 등으로 이루어질 수 있음을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 제3 공정의 포토 레지스트는 제4 공정시에 모두 제거할 수 있는 두께로 형성함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 평탄화물질(16)이 제4 공정에서 식각될 떼 제2 공정에 의한 식각 종횡비가 결정됨을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870015348A KR910001193B1 (ko) | 1987-12-30 | 1987-12-30 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870015348A KR910001193B1 (ko) | 1987-12-30 | 1987-12-30 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890011058A KR890011058A (ko) | 1989-08-12 |
| KR910001193B1 true KR910001193B1 (ko) | 1991-02-25 |
Family
ID=19267651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870015348A KR910001193B1 (ko) | 1987-12-30 | 1987-12-30 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910001193B1 (ko) |
-
1987
- 1987-12-30 KR KR1019870015348A patent/KR910001193B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011058A (ko) | 1989-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US4707218A (en) | Lithographic image size reduction | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100253394B1 (ko) | 듀얼 게이트절연막을 가지는 게이트전극의 제조방법 | |
| US4631113A (en) | Method for manufacturing a narrow line of photosensitive material | |
| KR910001193B1 (ko) | 반도체 장치의 제조방법 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| US6372647B1 (en) | Via masked line first dual damascene | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| JP2778996B2 (ja) | 半導体装置の製造方法 | |
| KR0179560B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| KR950010853B1 (ko) | 반도체장치의 역 콘택 제조 방법 | |
| KR100282338B1 (ko) | 반도체장치의 소자분리방법 | |
| KR960014056B1 (ko) | 감광막 패턴 형성방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR100265588B1 (ko) | 감광막패턴의 형성방법 | |
| KR0161723B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR0124633B1 (ko) | 아이엠디(imd)를 이용한 메탈패턴 형성방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100192369B1 (ko) | 반도체소자 평탄화 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |