KR0179560B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR0179560B1
KR0179560B1 KR1019950054625A KR19950054625A KR0179560B1 KR 0179560 B1 KR0179560 B1 KR 0179560B1 KR 1019950054625 A KR1019950054625 A KR 1019950054625A KR 19950054625 A KR19950054625 A KR 19950054625A KR 0179560 B1 KR0179560 B1 KR 0179560B1
Authority
KR
South Korea
Prior art keywords
film
forming
etching
insulating
metal wiring
Prior art date
Application number
KR1019950054625A
Other languages
English (en)
Other versions
KR970052943A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950054625A priority Critical patent/KR0179560B1/ko
Publication of KR970052943A publication Critical patent/KR970052943A/ko
Application granted granted Critical
Publication of KR0179560B1 publication Critical patent/KR0179560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 다층 금속 배선시 노광 한계보다 적은 미세한 직경을 갖는 콘택홀 구비하여 고집적화를 달성할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것으로, 본 발명에 따르면, 별도의 추가 장비없이 기존의 사진 식각 공정에 의하여 미세한 직경을 갖는 콘택홀을 형성하여 금속 배선을 형성하므로써, 고집적 소자에 대응할 수 있는 금속 배선을 형성할 수 있다.

Description

반도체 소자의 금속 배선 형성방법
제1도는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도.
제2도(a) 내지 (f)는 본 발명의 (실시예1)에 따른 반도체 소자의 금속배선형성방법을 설명하기 위한 단면도.
제3도(a) 내지 (e)는 본 발명의 (실시예2)에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제1절연막
13 : 제 1 금속 배선 14 : 제2절연막
15 : SOG막 16 : 질화막
17 : 제3절연막 18 : 콘택홀
19 : 제2마스크 패턴 20 : 장벽 금속막
21 : 텅스텐막 22 : 제2금속 배선
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 다층 금속 배선시 노광 한계보다 적은 미세한 직경을 갖는 콘택홀 구비하여 고집적화를 달성할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 또한 패턴의 치수도 고정밀화가 요구되고 있다.
일반적으로 반도체 소자의 제조에 있어 패턴은 감광성 중합체 패턴을 마스크로 하여 하층 박막을 식각하는 리소그래피 공정을 이용하여 콘택홀 내지는 비아홀을 형성한다.
종래의 리소그래피 공정에 의한 미세 콘택홀 형성 방법을 제1도에 의거하여 자세히 살펴보면 먼저 반도체 기판(1) 상부에 제1절연막(2)을 증착하고, 그 상부에 알루미늄 성분의 제1금속 배선(3)을 형성한다. 그리고 전체 구조물 상부에 제2절연막(4)을 형성하고, 포토 리소그래피(photo lithography)의 일련의 공정에 의하여 감광막을 약1내지 3μm 정도로 도포한 다음, 노광 및 현상 공정을 진행하여 감광막 마스크 패턴(도시되지 않음)을 형성한다. 그 후, 상기 마스크 패턴에 의거하여 하부의 제2절연막(4)을 식각하여 콘택홀을 형성하고, 전체 결과물 상부에 제2금속 배선(5)을 증착하여 콘택을 이룬다음. 이후 상기 감광막 마스크 패턴을 제거한다.
이와같은 종래의 포토레지스트에 의한 패턴 형성 공정은 광의 회절로 인하여 공정 능력의 한계가 있으며, 포토 리소그래피 공정으로 형성 가능한 패턴의 한계, 즉 해상도는 포토레지스트 공정의 중요한 변수이며 하기의 레일레이식(Rayleigh's equation)에 의해 결정된다.
R=k (λ / NA)
여기서 R은 해상도,λ는 노광 파장, NA는 노광장비의 렌즈 개구부수를 의미하며, k는 공정 관련 상수로서 공정 능력에 따라 변하는 값이지만, 양산 단계에서는 약 0.7 정도이다. 또한 양산 단계에서 주로 사용되는 광원인 I선은 파장이 약 0.356μm 이고, G선은 0.436μm이며, 렌즈의 개구부의 수가 0.5인 경우에 상기 식에 각각의 변수를 대입하면 패턴의 해상한계 즉 도면에서 표기된 A의 크기는 0.5 내지 0.6μm정도이다.
그러나, 현재 반도체 공정은 유효 채널 길이가 0.35μm 이내로 감소하고 있는 추세이고, 콘택홀의 크기는 그 이하임을 감안할 때, 종래의 감광막 마스크 패턴으로는 고집적도를 요구하는 반도체 소자의 미세 패턴을 형성하기에 현실적으로 불가능할 뿐만 아니라, 패턴을 미세하게 구성할 때에는 노광 공정시 나칭(notching)등과 같은 현상으로 포토레지스트 패턴의 양측부등이 손상되는 문제점이 발생하였다.
따라서, 본 발명은 별도의 노광 장비의 요구 없이 기존의 사진 식각공정을 이용한 마스크 패턴으로 최소 선폭 보다 작은 미세한 콘택홀을 형성하고, 이를 이용한 금속 배선 형성방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명온 반도체 기본 전극 및 제1절연막을 포함한 반도체 기판상에 제 1 금속 배선을 형성하는 단계; 상기 결과물 상부에 제2절연막과 S0G막 및 질화막을 순차적으로 형성하는 단계; 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계; 상기 제3절연막 상부에 제1마스크 패턴을 형성하고, 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는 단계; 상기 제1마스크 패턴을 제거하는 단계; 상기 제1콘택홀 하단의 일부분이 노출되도록 제2마스크 패턴을 형성하는 단계; 상기 제 2 마스크 패턴의 형태로 하부의 제 3 절연막을 식각하여 질화막을 노출시키는 단계; 상기 제 2 마스크 패턴을 제거하는 단계; 상기 노출된 질화막 및 그 하부의 제 2 절연막을 식각하여 제1금속 배선을 노출시키는 단계; 상기 결과물 상부에 장벽 금속막을 형성하는 단계; 상기 장벽 금속막 상부에 결과물이 매립되도록 텅스텐막을 형성하는 단계; 상기 텅스텐막 상부에 제2금속 배선용 박막을 형성하는 단계; 및 상기 제 2금속 배선 박막, 텅스텐막, 장벽금속막을 식각하여 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 반도체 기본 전극 및 제1절연막을 포함한 반도체기판상에 제1금속 배선을 형성하는 단계, 상기 결과물 상부에 제2절연막과 S0G막 및 질화막을 순차적으로 형성하는 단계, 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계; 상기 제3절연막 상부에 제1마스크 패턴을 명성하고. 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는 단계; 상기 제1마스크 패턴을 제거하는 단계, 상기 제1콘택홀 하단의 일부분이 노출되도록 제2마스크 패턴을 형성하는 단계; 상기 제2마스크 패턴의 형태로 하부의 제3절연막을 식각하여 질화막을 노출시키는 단계; 상기 제2마스크 패턴을 제거하는 단계, 상기 노출된 질화막 및 그 하부의 제2절연막을 식각하여 제1금속 배선을 노출시키는 단계, 상기 결과물 상부에 장벽 금속막을 형성하는 단계, 상기 장벽 금속막 상부에 결과물이 매립되도륵 텅스텐막을 형성하는 단계, 상기 텅스텐막을 하부의 장벽 금속막이 노출될 때까지 화학적 기계적 연마 공정을 진행하는 단계, 및 상기 결과물 상부에 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.
[실시예 1]
첨부한 도면 제2도 (a) 내지 (f)는 본 발명의 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도이다.
먼저, 제2도 (a)에 도시된 바와 같이. 반도체 소자를 구성하는 기본 전극이 구비된 반도체 기판(11) 상부에 제1절연막(12)을 형성한다 이때, 상기 제1절연막은, 하부의 토폴로지에 의한 배선 불량을 방지하기위하여, TEOS막, BPSG막, TEOS막의 3중막이거나 또는 플라즈마 보조TEOS막, S0G막, 플라즈마 보조 TEOS막으로 구성된 3중막 또는 각각의 막인 것이 바람직하다. 이어서. 전체 구조물 상부에 알루미늄을 주금속으로 하는 금속막을 형성하고, 배선의 형태로 식각하여 제1금속 배선(13)을 형성한다. 그리고, 상기 제1금속 배선(13)이 형성된 구조물 상부에 제 2절연막(14) 예를들어 저온의 TEOS막을 약 1000 내지 3000Å정도 증착한다음, 평탄화 산화막인 S0G막(15)을 약 4000 내지 6000Å 정도 도포하고 챔버 내부를 N2분위기로 조성하여 300 내지 500℃의 온도 범위에서 30 내지 60분간 경화 공정을 실시한다. 그런다음, 결과물 상부에 300 내지 700Å 두께의 질화막(16)을 형성한다음, 그 상부에 제3절연막(17) 예를들어 오존 TEOS막을 5000 내지 1000Å 두께로 형성한다 그리고, 상기 제 3절연막(17) 상부에 현재의 노광 장비로 최소 직경을 구비한 제1마스크 패턴(도시되지 않음)을 형성한다. 그리고, 상기 마스크 패턴에 의거하여 하부의 제3절연막(17)을 증착 두께의 40 내지 60% 정도 식각하여 B만큼의 폭을 지닌 제1콘택홀(18)을 형성한다.
그리고. 제2도 (b)에 도시된 바와 같이, 상기 제1콘택홀(18)이 구비된 결과물 상부에 제1콘택홀 하단의 제3절연막(17)의 일부분이 노출되도록 최소 직경(B)을 갖는 제2마스크 패턴(19)을 형성한다.
이어서, 제2도(c)에 도시된 바와 같이 상기 제2마스크 패턴(19)에 의하여 노출된 제3절연막(17)을 비등방성 식각하여 질화막(16)을 노출시킨다. 이때 식각 공정 이후. 노출된 제 3절연막(17)도 제1콘택홀 식각에 의한 단차를 구비하게 된다.
그런다음. 제2도 (d)에 도시된 바와 같이, 상기 제2마스크 패턴(19)을 제거하고, 상기 노출된 질화막(16)과 제2절연막(14)을 블랭킷 식각하여 제2콘택홀(18')을 형성한다. 이때, 상기 블랭킷 식각에 의하여 제1콘택홀(18) 부위 및 제2콘택홀(18') 부위는 완만 곡률 형태를 이루게 되고, 이로써 스텝 커버리지(step coverage)가 개선된다.
이어서, 제2도(e)에 도시된 바와 같이, 전체 구조물 상부에 이후의 금속 배선시 전자 및 스트레스 이동을 방지하기 위한 장벽 금속막 (20) 예를들어, 티타늄 또는 티타늄 질화막을 약 300 내지 900Å정도 형성한다음, 상기 구조물이 매립되도록 5000 내지 7000Å 두께로 텅스텐막(21)을 형성하고, 난반사 방지막 예를들어, 300Å 정도 두께의 티타늄 질화막을 포함한 제2금속 배선막(20)을 소정 두께 5000 내지 10000Å 정도 형성한다.
이어서. 제2도(f)에 도시된 바와 같이, Cl2, BCl3가스를 이용하여 하부의 난반사 방지막을 포함한 제2금속 배선막(22)을 비등방성 식각하고, SF6가스를 이용하여 텅스텐막(21) 및 장벽 금속막(20)을 배선의 형태로 비등방성 식각하므로써 소망하는 반도체 소자의 금속 배선을 형성한다.
[실시예 2]
첨부한 도면 제3도(a) 내지 (e)는 본 발명의 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도이다.
먼저. 제3도(a)에 도시된 바와 같이, 반도체 소자를 구성하는 기본 전극이 구비된 반도체 기판(11) 상부에 제1절연막(12)을 형성한다. 이때, 상기 제1절연막은 하부의 토폴로지에 의한 배선 불량을 방지하기위하여, TEOS막. BPSG막, TEOS막의 3중막이거나 또는 플라즈마 보조TEOS막. 50G막, 플라즈마 보조 TEOS막으로 구성된 3중막 또는 각각의 막인 것이 바림직하다 이어서, 전체 구조물 상부에 알루미늄을 주금속으로 하는 금속막을 형성하고 배선의 형태로 식각하여 제1금속 배선(13)을 형성한다. 그리고. 상기 제1금속 배선(13)이 형성된 구조물 상부에 제2절연막(14) 예를들어 저온의 TEOS막을 약 1000 내지 3000Å 정도 증착한다음, 평탄화 산화막인 SOG막(15)을 약 4000 내지 6000Å 정도 도포하고, 챔버내부를 N2분위기로 조성하여 300 내지 500℃의 온도 범위에서 30 내지 60분간 경화 공정을 실시한다. 그런다음, 결과물 상부에 300 내지 700Å 두께의 질화막(16)을 형성한다음. 그 상부에 제3절연막(17) 예를들어 오존 TEOS막을 5000 내지 1000Å 두께로 형성한다. 그리고, 상기 제3절연막(17) 상부에 현재의 노광 장비로 최소 직경을 구비한 제1마스크패턴(도시되지 않음)을 형성한다. 그리고, 상기 마스크 패턴에 의거하여 하부의 제3절연막(17)을 증착 두께의 40 내지 60% 정도 식각하여 B만큼의 폭을 지닌 제1콘택홀(18)을 형성한다.
그리고. 제3도(b)에 도시된 바와 같이. 상기 제1콘택홀(18)이 구비된 결과물 상부에 제1콘택홀 하단의 제3절연막(17)외 일부분이 노출되도록 최소 직경(B)을 갖는 제2마스크 패턴(I9)을 형성한다.
이어서, 제3도(c)에 도시된 바와 같이. 상기 제2마스크 패턴(19)에 의하여 노출된 제3절연막(17)을 비등방성 식각하여 질화막(16)노출시킨다 이때, 식각 공정 이후, 노출된 제 3절연막(17)도 제1콘택홀 식각에 의한 단차를 구비하게 된다.
그런다음. 제3도(d)에 도시된 바와 같이, 상기 제2마스크 패턴(19)을 제거하고, 상기 노출된 질화막(16)과 제2절연막(14)을 블랭킷 식각하여 제2콘택홀(18')을 형성한다. 이때, 상기 블랭킷 식각에 의하여 제1콘택홀(18) 부위 및 제2콘택홀(18') 부위는 완만한 곡률 형태를 이루게 되고, 이로써 스텝 커버리지(step coverage)가 개선된다.
이어서, 제3도 (e)에 도시된 바와 같이. 전제 구조물 상부에 이후의 금속 배선시 전자 및 스트레스 이동을 방지하기 위한 장벽 금속막(20) 예를들어, 티타늄 또는 티타늄 질화막을 약 300 내지 900Å정도 형성한다음, 상기 구조물이 매립되도륵 5000 내지 7000Å 두께로 텅스텐막(21)을 형성하고, 상기 형성된 텅스텐막(21)을 화학적 기계적 연마방법(chemical mechanical polishing)에 의하여 상기 장벽 금속막(20)이 노출될 때까지 연마한다. 그런다음 난반사 방지막 예를들어. 300Å 정도 두께의 티타늄 질화막을 포함한 제2금속 배선막(20)을 소정 두께 5000 내지 10000Å 정도 형성하여 소망하는 반도체 소자의 금속 배선을 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 별도의 추가 장비 없이 기존의 사진 식각 공정에 의하여 미세한 직경을 같는 콘택홀을 형성하여 금속 배선을 형성하므로써, 고 집적 소자에 대응할 수 있는 금속배선을 형성할 수 있다.
또한 본 발명은 제1금속 배선과 제2금속배선간의 콘택홀에 대하여만 설명하였지만, 본 발명은 반도체 기판의 접합 영역과 제1금속배선 또는 제2금속 배선과 제3금속 배선 사이에도 고르게 적용됨을 당업자는 알 수 있다.

Claims (15)

  1. 반도체 기본 전극 및 제1절연막을 포함한 반도체 기판상에 제1금속 배선을 형성하는 단계, 상기 결과물 상부에 제2절연막과 SOG막 및 질화막을 순차적으로 형성하는 단계, 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계, 상기 제3절연막 상부에 제1마스크 패턴을 형성하고, 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는 단계, 상기 제1마스크 패턴을 제거하는 단계; 상기 제1콘택홀 하단의 일부분이 노출되도록 제2마스트 패턴을 형성하는 단계; 상기 제2마스크 패턴의 형태로 하부의 제3절연막을 식각하여 질화막을 노출시키는 단계; 상기 제2마스크 패턴을 제거하는 단계: 상기 노출된 질화막 및 그 하부의 제2절연막을 식각하여 제1금속 배선을 노출시키는 단계; 상기 결과물 상부에 장벽 금속막을 형성하는 단계, 상기 장벽 금속막상부에 결과물이 매립되도록 텅스텐막을 형성하는 단계; 상기 텅스텐막 상부에 제2금속 배선용 박막을 형성하는 단계, 및 상기 제2금속 배선박막, 텅스텐막. 장벽 금속막을 석각하여 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 TEOS막, BPSG막, TEOS막의 3중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 제1절연막은 플라즈마 보조 TEOS막, SOG막, 플라즈마 보조 TEOS막으로 구성된 3중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2절연막은 저온의 TEOS막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제4항에 있어서, 상기 제2절연막은 1000 내지 3000Å정도 하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제1항에 있어서. 상기 SOG막의 두께는 4000 내지 6000Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제1항 또는 제6항에 있어서, 상기 SOG막의 형성방법은 제2절연막상에 도포한후, N2분위기 하에서 300 내지 500℃의 온도로 30 내지 60분간 경화 공정을 실시하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제1항에 있어서, 상기 질화막의 두께는 300 내지 700Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  9. 제1항에 있어서, 제3절연막은 오존 TEOS막이고, 5000 내지 10000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  10. 제1항에 있어서, 상기 제1마스크 패턴의 형태로 하부의 제3절연막을 식각하여 제1콘택홀을 형성하는 단계에서, 상기 제3절연막의 식각 깊이는 제3절연막의 증착 두께의 40 내지 60% 정도 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  11. 제1항에 있어서, 상기 노출된 질화막 및 그 하부의 제 2 절연막을 식각하는 단계에서, 식각 방법은 노출된 부분을 블랭킷 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  12. 제1항에 있어서, 상기 장벽 금속막의 두께는 300 내지 900Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  13. 제2항에 있어서, 상기 장벽 금속막은 티타늄 금속막과 티타늄 질화막의 이중막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  14. 제1항에 있어서, 상기 제2금속 배선 박막, 텅스텐막, 장벽 금속막을 식각하는 단계에서, 상기 제2금속 배선용 박막은 Cl2, BCl3가스로 식각하고, 상기 텅스텐막은 SF6가스를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  15. 반도체 기본 전극 및 제1절연막을 포함한 반도체 기관상에 제1금속 배선을 형성하는 단계; 상기 결과물 상부에 제2절연막과 SOG막 및 질화막을 순차적으로 형성하는 단계; 상기 질화막 상부에 후막의 제3절연막을 형성하는 단계; 상기 제3절연막 상부에 제1마스크 패턴을 형성하고. 제3절연막을 소정 깊이만큼 식각하여 제1콘택홀을 형성하는단계; 상기 제1마스크 패턴을 제거하는 단계; 상기 제1콘택홀을 하단의 일부분이 노출되도록 제2마스크 패턴을 형성하는 단계; 상기 제2마스크 패턴의 형태로 하부의 제3절연막을 식각하여 질화막을 노출시키는 단계; 상기 제2마스크 패턴을 제거하는 단계; 상기 노출된 질화막 및 그 하부의 제2절연막을 식각하여 제1금속 배선을 노출시키는 단계; 상기 결과물 상부에 장벽 금속막을 형성하는 단계; 상기 장벽 금속막 상부에 결과물이 매립되도록 텅스텐막을 형성하는 단계; 상기 텅스텐막을 하부의 장벽 금속막이 노출될 때까지 화학적 기계적 연마 공정을 진행하는 단계; 및 상기 결과물 상부에 제2금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019950054625A 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법 KR0179560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052943A KR970052943A (ko) 1997-07-29
KR0179560B1 true KR0179560B1 (ko) 1999-04-15

Family

ID=19443198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054625A KR0179560B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0179560B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법
KR20190116796A (ko) 2018-04-05 2019-10-15 두산중공업 주식회사 미활용 전력을 저장할 수 있는 에너지 시스템 및 그 운영방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법
KR20190116796A (ko) 2018-04-05 2019-10-15 두산중공업 주식회사 미활용 전력을 저장할 수 있는 에너지 시스템 및 그 운영방법

Also Published As

Publication number Publication date
KR970052943A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
US6337172B1 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US5882999A (en) Process for metallization of an insulation layer
US5068711A (en) Semiconductor device having a planarized surface
EP0370935B1 (en) Method of forming conductive lines and studs
KR100443064B1 (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
US5776836A (en) Self aligned method to define features smaller than the resolution limit of a photolithography system
EP0188735A1 (en) Tailoring of via-hole sidewall slope in an insulating layer
US5966632A (en) Method of forming borderless metal to contact structure
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0172255B1 (ko) 반도체 소자의 금속 배선 형성방법
CN1050693C (zh) 半导体器件薄膜的平面化方法
KR100197124B1 (ko) 반도체 소자의 금속배선 제조방법
KR0179000B1 (ko) 반도체 장치의 평탄화방법
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR0184954B1 (ko) 반도체 소자의 금속배선 제조방법
KR100262532B1 (ko) 반도체 소자의 폴리실리콘 패턴 형성 방법
KR100197123B1 (ko) 반도체 소자의 금속배선 제조방법
KR0184955B1 (ko) 반도체 소자의 금속배선 제조방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0179561B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee