KR100424190B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100424190B1
KR100424190B1 KR10-1998-0059952A KR19980059952A KR100424190B1 KR 100424190 B1 KR100424190 B1 KR 100424190B1 KR 19980059952 A KR19980059952 A KR 19980059952A KR 100424190 B1 KR100424190 B1 KR 100424190B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
forming
exposed
insulating film
Prior art date
Application number
KR10-1998-0059952A
Other languages
English (en)
Other versions
KR20000043554A (ko
Inventor
이동호
길명군
한상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0059952A priority Critical patent/KR100424190B1/ko
Publication of KR20000043554A publication Critical patent/KR20000043554A/ko
Application granted granted Critical
Publication of KR100424190B1 publication Critical patent/KR100424190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 한번의 마스크 공정 및 한번의 식각공정을 이용한 새로운 데머신 공정을 이용하여 배선 사이의 브리지를 방지함과 더불어 제조비용을 감소시킬 수 있는 반도체 소자의 금속 배선 형성방법을 제공한다.
본 발명에 따른 반도체 소자의 금속 배선 형성방법은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막 상에 콘택홀의 폭만큼 그의 일부가 노광된 제 1 포토레지스트막을 형성하는 단계; 제 1 포토레지스트막 상에 배선폭 이외의 영역이 노광된 제 2 포토레지스트막을 순차적으로 형성하는 단계; 제 1 및 제 2 포토레지스트막을 동시에 현상하여 상기 층간절연막의 일부를 노출시키는 T자형의 홈을 형성하는 단계; 결과물 구조의 기판을 경화하는 단계; 제 1 및 제 2 포토레지스트막을 마스크로하여 노출된 제 1 포토레지스트막을 식각함과 동시에 기판이 노출될 때까지 상기 층간절연막을 식각하여 배선형태의 콘택홀을 형성하는 단계; 제 1 및 제 2 포토레지스트막을 제거하는 단계; 콘택홀에 매립되도록 층간절연막 상에 배선용 금속막을 형성하는 단계; 및, 금속막을 상기 층간절연막이 노출될 때까지 전면식각하는 단계를 포함한다.

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 이중 데머신(dual damascene) 공정에 의한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 디바이스의 고집적화에 따라, 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류용량 등의 설정을 여유있게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.
도 1은 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도이다. 도 1을 참조하면, 반도체 기판(10) 상에 층간절연막(11)을 형성하고, 기판(10)일부가 노출되도록 층간절연막(11)을 식각하여 콘택홀을 형성한다. 상기 콘택홀에 매립되도록 층간절연막(11) 상에 금속막을 증착하고 패터닝하여 금속 배선(12a, 12b)을 형성한다.
그러나, 상기한 바와 같이 양각 공정에 의해 배선을 형성하는데, 금속막의 열악한 식각 특성에 의해, 도 1에 도시된 바와 같이, 식각 후 금속 배선(12a, 12b) 사이에서 브리지가 발생된다. 이러한, 브리지는 소자의 고집적화에 따라 더욱더 심해져서 소자의 전기적 특성을 저하시킨다.
따라서, 종래에는 고집적화에 따른 배선 사이의 브리지를 방지하기 위하여 데머신(damascene) 공정으로 배선을 형성하였다. 즉, 도 2는 데머신 공정에 의해 형성된 반도체 소자의 금속 배선을 나타낸 단면도로서, 도 1에서와는 달리 층간절연막(21) 내에 화학기계연마(Chemical Mechanical Polishing; CMP)로 금속막을 전면 식각하여 금속 배선(22)을 완전히 매립시켜 형성하기 때문에, 금속막의 열악한 식각특성으로 인해 발생되는 인접 배선과의 브리지 문제가 방지된다.
그러나, 상기한 데머신 공정에 의한 금속배선을 형성하는데 있어서는, 도 1에서와는 달리 금속 배선(22)의 형태로 콘택홀을 형성해야 하기 때문에, 2번의 마스크 공정, 예컨대 2번의 포토레지스트막의 도포, 노광 및 현상공정이 요구될 뿐만 아니라 2번의 식각공정이 각각 진행되어야 한다. 이에 따라, 공정이 복잡해지고, 제조비용이 높아지는 문제가 발생한다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 한번의마스크 공정 및 한번의 식각공정을 이용한 새로운 데머신 공정을 이용하여 배선 사이의 브리지를 방지함과 더불어 제조비용을 감소시킬 수 있는 반도체 소자의 금속 배선 형성방법을 제공함에 그 목적이 있다.
도 1은 종래의 반도체 소자의 금속 배선을 나타낸 단면도.
도 2는 종래의 데머신 공정에 의한 반도체 소자의 금속 배선을 나타낸 단면도.
도 3a 내지 도 3j는 본 발명의 실시예에 따른 데머신 공정에 의한 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
30 : 반도체 기판 31 : HDP 절연막
32, 33 : 제 1 및 제 2 포토레지스트막
34 : T 자형 홈 34A : 콘택홀
35 : 금속막 35A : 금속배선
100 : 콘택홀 형성용 레티클 200 : 금속배선용 레티클
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막 상에 콘택홀의 폭만큼 그의 일부가 노광된 제 1 포토레지스트막을 형성하는 단계; 제 1 포토레지스트막 상에 배선폭 이외의 영역이 노광된 제 2 포토레지스트막을 순차적으로 형성하는 단계; 제 1 및 제 2 포토레지스트막을 동시에 현상하여 상기 층간절연막의 일부를 노출시키는 T자형의 홈을 형성하는 단계; 결과물 구조의 기판을 경화하는 단계; 제 1 및 제 2 포토레지스트막을 마스크로하여 노출된 제 1 포토레지스트막을 식각함과 동시에 기판이 노출될 때까지 상기 층간절연막을 식각하여 배선형태의 콘택홀을 형성하는 단계; 제 1 및 제 2 포토레지스트막을 제거하는 단계; 콘택홀에 매립되도록 층간절연막 상에 배선용 금속막을 형성하는 단계; 및, 금속막을 상기 층간절연막이 노출될 때까지 전면식각하는 단계를 포함한다.
또한, 층간절연막은 HDP 절연막이고, 제 1 포토레지스트막은 양의 포토레지스트막이고, 제 2 포토레지스트막은 음의 포토레지스트막으로서, 제 1 포토레지스트막은 콘택홀 형성용 레티클을 이용하여 노광하고, 제 2 포토레지스트막은 배선용 레티클을 이용하여 노광한다. 또한, 경화는 전자빔을 이용하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 내지 도 3j는 본 발명의 실시예에 따른 새로운 데머신 공정에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(30) 상에 층간절연을 위한 산화막으로서 고밀도 플라즈마(High Density Plasma; HDP) 절연막(31)을 형성한다. 그런 다음, 도 3b에 도시된 바와 같이, HDP 절연막(31) 상에 제 1 포토레지스트막(32)을 도포하고, 콘택홀 형성용 레티클(100)를 이용하여 제 1 포토레지스트막(32)을 노광한다. 바람직하게, 제 1 포토레지스트막(32)은 양의 포토레지스트막이다.
도 3c에 도시된 바와 같이, 노광된 제 1 포토레지스트막(32) 상에 제 2 포토레지스트막(33)을 도포하고, 금속배선용 레티클(200)을 이용하여 제 2 포토레지스트막(33)을 노광한다. 바람직하게, 제 2 포토레지스트막(33)은 음의 포토레지스트막으로서, 점성이 낮다. 그리고 나서, 도 3d에 도시된 바와 같이, 제 1 및 제 2 포토레지스트막(32, 33)을 현상하여 HDP 절연막(31)의 일부를 노출시키는 T 자형의 홈(34)을 형성한다. 즉, 제 1 및 제 2 포토레지스트막(32, 33)의 현상공정을 1번에 진행하기 때문에, 공정수가 감소된다.
도 3e에 도시된 바와 같이, 결과물 구조의 기판을 전자빔(electric-beam) 경화공정으로 경화시켜, 제 1 및 제 2 포토레지스트막(32, 33)과 HDP 절연막(31)과의 식각선택도가 조절한다. 즉, 전자빔의 양과 조사시간에 따라 제 1 및 제 2 포토레지스트막(32, 33)과 HDP 절연막(31)의 식각선택도를 결정할 수 있다. 한편, 제 1 포토레지스트막(32)의 두께를 조절하여 이후 콘택홀의 식각깊이를 결정할 수도 있다.
그런 다음, 제 2 포토레지스트막(33)을 마스크로하여 노출된 제 1 포토레지스트막(32) 및 HDP 절연막(31)을 식각한다. 이때, 식각의 초기에는, 도 3f에 도시된 바와 같이, 전자빔 경화에 따른 제 1 포토레지스트막(32)과 노출된 HDP 절연막(31) 사이의 식각속도의 차이에 의해, 노출된 HDP 절연막(31)이 소정두께만큼 일부 식각됨과 동시에 제 1 포토레지스트막(32)도 식각된다. 한편, 도 3g에 도시된 바와 같이, 식각도중에 O2개스를 첨가한 플라즈마 식각을 진행하여, HDP 절연막(31) 상부의 노출된 제 1 포토레지스트막(32)의 잔류물을 완전히 제거하고, 연속적으로 HDP 절연막(31)이 노출될 때까지 식각하여, 도 3h에 도시된 바와 같이, T자형의 홈이 높이 방향으로 확대된 배선형태의 콘택홀(34A)을 형성한다. 즉, 두층의 포토레지스트막(32, 33)을 이용하여 한번의 식각공정으로 콘택홀(34A)을 형성하기 때문에 공정수가 감소된다.
도 3i를 참조하면, 공지된 방법으로 제 1 및 제 2 포토레지스트막(32, 33)을 제거하고, 콘택홀(34A)에 매립되도록 HDP 절연막(31) 상에 배선용 금속막(35)을 형성한다. 그리고 나서, 금속막(35)을 HDP 절연막(31)이 노출될 때까지 전면식각하여 도 3j에 도시된 바와 같이, 금속배선(35A)을 형성한다. 이때, 전면식각은 화학기계연마(Chemical Mechanical Polishing; CMP) 기술로 진행한다.
상기한 본 발명에 의하면, 데머신 공정에 의한 배선의 형성시, 마스크로서 사용되는 2층의 포토레지스트막을 한번의 현상공정으로 동시에 형성하고, 2층의 포토레지스트막을 동시에 마스크로서 사용하여 한번의 식각공정으로 콘택홀을 형성하기 때문에, 공정이 단순해지고 제조비용이 감소된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (8)

  1. 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 콘택홀의 폭만큼 그의 일부가 노광된 제 1 포토레지스트막을 형성하는 단계;
    상기 제 1 포토레지스트막 상에 배선폭 이외의 영역이 노광된 제 2 포토레지스트막을 순차적으로 형성하는 단계;
    상기 제 1 및 제 2 포토레지스트막을 동시에 현상하여 상기 층간절연막의 일부를 노출시키는 T자형의 홈을 형성하는 단계;
    결과물 구조의 기판을 경화하는 단계;
    상기 제 1 및 제 2 포토레지스트막을 마스크로하여 상기 노출된 제 1 포토레지스트막을 식각함과 동시에 상기 기판이 노출될 때까지 상기 층간절연막을 식각하여 배선형태의 콘택홀을 형성하는 단계;
    상기 제 1 및 제 2 포토레지스트막을 제거하는 단계;
    상기 콘택홀에 매립되도록 상기 층간절연막 상에 배선용 금속막을 형성하는 단계; 및,
    상기 금속막을 상기 층간절연막이 노출될 때까지 전면식각하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 층간절연막은 HDP 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 제 1 포토레지스트막은 양의 포토레지스트막이고, 제 2 포토레지스트막은 음의 포토레지스트막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서, 상기 제 1 포토레지스트막은 콘택홀 형성용 레티클을 이용하여 노광한 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 3 항에 있어서, 상기 제 2 포토레지스트막은 배선용 레티클을 이용하여 노광한 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서, 상기 경화는 전자빔을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서, 상기 콘택홀을 형성하는 단계에서, O2개스를 첨가한 플라즈마 식각을 진행하여 상기 제 1 포토레지스트막의 잔류물을 완전히 제거하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1 항에 있어서, 상기 전면식각은 화학기계연마기술로 진행하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR10-1998-0059952A 1998-12-29 1998-12-29 반도체소자의금속배선형성방법 KR100424190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0059952A KR100424190B1 (ko) 1998-12-29 1998-12-29 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0059952A KR100424190B1 (ko) 1998-12-29 1998-12-29 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR20000043554A KR20000043554A (ko) 2000-07-15
KR100424190B1 true KR100424190B1 (ko) 2004-06-18

Family

ID=19566810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0059952A KR100424190B1 (ko) 1998-12-29 1998-12-29 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100424190B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420414B1 (ko) * 2001-06-28 2004-03-04 주식회사 하이닉스반도체 금속 배선 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910013526A (ko) * 1989-12-18 1991-08-08 김정배 배선용 콘택홀 형성방법
KR19980058461A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자의 제조방법
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
EP0908945A2 (en) * 1997-09-29 1999-04-14 Siemens Aktiengesellschaft Dual damascene with self aligned via interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910013526A (ko) * 1989-12-18 1991-08-08 김정배 배선용 콘택홀 형성방법
KR19980058461A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자의 제조방법
EP0908945A2 (en) * 1997-09-29 1999-04-14 Siemens Aktiengesellschaft Dual damascene with self aligned via interconnects
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer

Also Published As

Publication number Publication date
KR20000043554A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
JPH0344418B2 (ko)
KR100424190B1 (ko) 반도체소자의금속배선형성방법
CN1050693C (zh) 半导体器件薄膜的平面化方法
JPH0750694B2 (ja) 導電層形成方法
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
JP4023236B2 (ja) 金属配線の形成方法
KR20030049571A (ko) 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법
KR100226726B1 (ko) 반도체소자의 배선형성 방법
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR920004909B1 (ko) 반도체장치의 접속창 형성방법
KR100571388B1 (ko) 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법
KR20010003443A (ko) 반도체 소자의 금속배선 형성방법
KR100315028B1 (ko) 반도체소자의금속배선형성방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR20000003186A (ko) 콘택홀 형성방법
KR20000014553A (ko) 반도체 장치의 제조 방법 및 이에 사용되는 마스크
KR100345515B1 (ko) 반도체 소자의 제조 방법
KR100356474B1 (ko) 반도체 소자의 중첩 버니어 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee