KR100422912B1 - 반도체 소자의 접촉부 및 그 형성 방법 - Google Patents

반도체 소자의 접촉부 및 그 형성 방법 Download PDF

Info

Publication number
KR100422912B1
KR100422912B1 KR10-2001-0026732A KR20010026732A KR100422912B1 KR 100422912 B1 KR100422912 B1 KR 100422912B1 KR 20010026732 A KR20010026732 A KR 20010026732A KR 100422912 B1 KR100422912 B1 KR 100422912B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
thin film
wiring
film pattern
pattern
Prior art date
Application number
KR10-2001-0026732A
Other languages
English (en)
Other versions
KR20020087741A (ko
Inventor
김재영
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2001-0026732A priority Critical patent/KR100422912B1/ko
Publication of KR20020087741A publication Critical patent/KR20020087741A/ko
Application granted granted Critical
Publication of KR100422912B1 publication Critical patent/KR100422912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

먼저 반도체 소자의 전극 또는 배선용 박막 패턴이 형성되어 있는 반도체 소자용 기판 상부에 제1 층간 절연막을 증착하고, 평탄화를 실시한다. 이어, 선형 패턴을 형성하기 위한 사진 식각 공정으로 배선용 박막 패턴의 상부의 제1 층간 절연막에 선형의 개구부를 형성한다. 이어, 고밀도 플라스마 원리를 이용한 증착 및 식각을 동시에 실시하는 증착 원리를 이용하여 제1 층간 절연막의 개구부를 채우는 매립부와 제1 층간 절연막 상부에서 배선용 박막 패턴에 대응하는 부분에 완만한 경사면을 가지는 봉우리부를 가지는 제2 층간 절연막을 형성한다. 이어, 제2 층간 절연막의 상부에 배선용 박막 패턴의 상부에서 매립부 및 봉우리부를 드러내는 개구부를 가지는 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 제1 및 제2 층간 절연막을 건식 식각하여 배선용 박막 패턴을 드러내는 접촉 홀 또는 비아 홀을 형성한다. 이때, 동일한 깊이로 식각이 진행되는 건식 식각으로 진행함으로써 제1 층간 절연막에 박막 패턴의 상부로 기울어진 경사면을 가지는 접촉 홀 또는 비아 홀을 형성할 수 있다. 이를 통하여 이후에 형성되는 베리어 메탈의 스텝 커버리지를 완만하게 확보할 수 있으며 접촉 홀 또는 비아 홀을 매입하기 위한 텅스텐 증착할 때 플러그의 오정렬 마진을 충분히 확보할 수 있으며, 접촉 홀 또는 비아 홀을 식각할 때 배선용 박막과 홀간의 오정렬 마진을 충분히 확보할 수 있다. 이어, 감광막 패턴을 제거하고, 제1 및 제2 층간 절연막을 연마하여 층간 절연막을 완성한다.

Description

반도체 소자의 접촉부 및 그 형성 방법{METHOD FOR FORMING CONTACT OR VIA HOLE OF SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자의 접촉부 및 그 형성 방법에 관한 것으로, 더욱 상세하게는 다층의 배선 구조를 가지는 반도체 소자의 제조 공정 중에 절연막에 의해 전기적으로 격리된 배선을 전기적으로 접속하기 위한 접촉부를 형성하기 위한 반도체 소자의 접촉부 및 그 형성 방법에 관한 것이다.
반도체 집적 회로가 고집적화됨에 따라 제한된 면적 내에서 반도체 기판에 형성된 게이트, 소스/드레인과 금속 배선층을 연결하는 콘택과 금속 배선 층간을 연결하는 비아(via) 등을 효과적으로 형성하는 방법들이 제시되고 있다.
특히 집적 회로에서의 배선을 다층화하는 다층 배선 기술이 사용되고 있는데, 다층 배선 기술은 집적 회로 내에서의 배선을 다층화하여 제한된 면적의 단일 기판 내에 반도체 소자를 고집적화시키는 방법으로 반도체 소자간에 배선이 통과하는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 가져갈 수 있는 장점이 있다.
그러나 다층 배선 기술에서 배선을 드러내는 접촉 홀 또는 비아 홀을 형성할 때 오정렬(mis-align)이 발생하는 경우 배선 사이의 층간 절연막이 심하게 식각되어 이후의 공정에서 베리어 메탈(barrier metal)을 증착하거나 또는 콘택 홀 또는 비아 홀을 매입하기 위한 텅스텐 증착할 때 접촉부에서 스텝 커버리지(step coverage)가 불량해지거나 텅스텐 플러그(plug)의 오정렬을 유발한다. 이로 인하여 접촉부에서는 접촉 불량이 발생하며 결과적으로 접촉부의 접촉 저항이 불안정해지는 문제점이 발생한다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 반도체 소자의 다층 배선 구조를 요구하는 기술에서 베리어 메탈 증착시 스텝 커버리지를 개선하고, 오정렬이 발생하더라도 안정적이 접촉부의 접촉 저항을 확보할 수 있는 반도체 소자의 접촉부 및 그 형성 방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 접촉부 구조를 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명의 한 실시예에 따른 반도체 소자의 접촉부 형성방법을 그 공정 순서에 따라 개략적으로 도시한 단면도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에서는 접촉부에서 접촉 홀 또는 비아 홀을 구성하는 절연막의 일부를 배선용 박막 패턴의 상부로 경사면을 가지도록 형성한다.
더욱 상세하게 본 발명에 따른 반도체 소자의 접촉부 형성 방법에서는, 우선, 반도체 소자의 배선용 박막 패턴이 형성되어 있는 기판의 상부에 제1 층간 절연막을 증착하고 평탄화한다. 이어, 박막 패턴 상부의 제1 층간 절연막에 선형의 개구부를 형성하고 제1 층간 절연막의 상부에 완만한 경사면을 가지는 봉우리부 및 상기 개구부에 채워진 매립부를 가지는 제2 층간 절연막을 형성한다. 이어, 박막 패턴 상부의 매립부 및 봉우리부를 드러내는 개구부를 가지는 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 제1 및 제2 층간 절연막을 건식 식각하여 박막 패턴을 드러내는 접촉 홀을 형성한다. 이어, 감광막 패턴을 제거하고, 제1 및 제2 층간 절연막을 평단화하여 층간 절연막을 완성한다.
이때, 제2 층간 절연막의 매립부와 봉우리부는 고밀도 플라스마 증착 및 식각을 동시에 실시하는 증착 원리를 이용하여 형성하는 것이 바람직하다.
이러한 방법을 통하여 완성된 반도체 소자의 접촉부는 기판의 상부에 형성되어 있는 반도체 소자의 배선용 박막 패턴과 배선용 박막 패턴을 덮고 있으며 적어도 박막 패턴의 상부로 형성된 경사면을 가지며 배선용 박막 패턴을 드러내는 접촉 홀을 가지는 층간 절연막을 포함한다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 접촉부 및 그 형성 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
우선, 도 1을 참조하여 본 발명의 실시예에 따른 반도체 소자의 접촉부 구조에 대하여 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 접촉부 구조를 도시한 단면도이다.
도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 접촉부에는, 기판(10)의 상부에 알루미늄 또는 알루미늄 합금 등과 같은 저저항의 도전 물질을 포함하는 다수의 배선용 박막 패턴(20)이 형성되어 있다. 또한, 기판(10)의 상부에는 다수의 배선용 박막 패턴(20) 서로를 절연시키기 위해 이들 사이에 채워져 있는 동시에 이들을 덮고 있으며, 배선용 박막 패턴(20)을 드러내는 접촉 홀 또는 비아 홀(34)을 가지는 층간의 절연막(30, 40)이 형성되어 있다. 이때, 접촉 홀(34)에서 적어도 층간 절연막(30)의 일부는 배선용 박막 패턴(20)의 상부로 기울어진 완만한 경사면(a)을 가진다. 이때, 경사면(a)은 접촉 홀(34)의 하부면(b) 위 및 접촉 홀(34)의 측면(c) 아래에 위치한다. 여기서, 접촉 홀(34)의 하부면(b)은 배선용 박막 패턴(20)에만 형성되어 있지만 층간 절연막(30)까지 연장될 수도 있으며, 도면에서는 배선용 박막 패턴(20)에도 경사면(a)이 연장되어 있지만, 그렇지 않을 수도 있다.
그러면, 이러한 본 발명의 실시예에 따른 반도체 소자의 접촉부를 형성하는 방법을 도 1 및 도 2a 내지 도 2e를 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 한 실시예에 따른 반도체 소자의 접촉부 형성방법을 그 공정 순서에 따라 개략적으로 도시한 단면도이다.
먼저 도 2a에 도시한 바와 같이, 게이트, 소스 및 드레인을 포함하는 반도체 소자의 전극 또는 반도체 소자의 회로 연결을 위한 배선용 박막 패턴(20)이 형성되어 있는 반도체 소자용 기판(10)의 상부에 이후의 박막 패턴(도시하지 않음) 또는 서로 이웃하는 배선용 박막 패턴(20)과의 전기적 격리를 위한 제1 층간 절연막(30)을 증착하고, 화학 기계적 연마 공정을 통하여 평탄화를 실시한다.
이어, 도 2b에서 보는 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 제1 층간 절연막(30)을 패터닝하여 접촉 홀 또는 비아 홀을 통하여 드러내고자 하는 배선용 박막 패턴(20)의 상부에 선형의 개구부(32)를 형성한다.
이어, 도 2c에서 보는 바와 같이, 고밀도 플라스마(high density plasma)로 중착 및 식각을 동시에 실시하는 증착 원리를 이용하여 제2 층간 절연막(40)을 형성한다. 이렇게 증착 및 식각을 동시에 실시하는 중착 방식을 채택하면 제1 층간 절연막(30)의 개구부(32)를 채우는 매립부(42)와 개구부(32) 사이의 제1 층간 절연막(30) 상부에서 배선용 박막 패턴(20)에 대응하는 상부에 완만한 경사면을 가지는 봉우리부(43)를 가지도록 제2 층간 절연막(40)을 형성할 수 있다.
이어, 도 2d에서 보는 바와 같이, 제2 층간 절연막(40)의 상부에 감광막을 도포하고, 접촉 홀 또는 비아 홀과 같은 패턴이 형성된 마스크로 노광 현상하여 배선용 박막 패턴(20)의 상부에 개구부(110)를 가지는 감광막 패턴(100)을 형성한다. 이때, 개구부(110)에서는 봉우리부(43)의 경사면도 드러난다.
그 다음 도 2e에 도시한 바와 같이, 감광막 패턴(100)을 마스크로 층간 절연막(30, 40)을 건식 식각하여 배선용 박막 패턴(20)을 드러내는 접촉 홀 또는 비아 홀(34)을 형성한다. 이때, 건식 식각으로 진행함으로써 제2 층간 절연막(40)의 봉우리부(43)가 완만한 기울기의 경사면을 가지므로 동일한 깊이로 식각이 진행되어 층간 절연막(30)에서 박막 패턴(20)의 상부로 완만하게 기울어진 경사면(b)을 가지는 접촉 홀 또는 비아 홀(34)을 형성할 수 있다. 이렇게, 박막 패턴(40)의 상부에서 기울어진 경사면(b)을 가지는 층간 절연막(30)의 접촉 홀(34)을 형성함으로써, 이후에 형성되는 베리어 메탈의 스텝 커버리지를 완만하게 확보할 수 있으며 콘택 홀 또는 비아 홀을 매입하기 위한 텅스텐 증착할 때 플러그(plug)의 오정렬 마진을 충분히 확보할 수 있다. 따라서 접촉 홀(34)의 오정렬이 발생하더라도 접촉부에서의 접촉 불량을 방지할 수 있어 안정적인 접촉부의 접촉 저항을 확보할 수 있다. 이때, 도면에서는 배선용 박막 패턴(20)의 일부가 식각되었지만 배선용 박막 패턴(20)이 접촉 홀(34)에서 식각되지 않아 경사면(a)이 배선용 박막 패턴(20)까지 연장되지 않을 수도 있으며, 하부면(b)이 층간 절연막(30)까지 연장될 수도 있다.
이어, 도 1에서 보는 바와 같이, 감광막 패턴(100)을 제거하고, 화학 기계적 연마(chemical mechanical polishing, CMP) 등을 이용하여 제1 및 제2 층간 절연막(30, 40)을 연마하여 층간 절연막(30, 40)의 상부면을 평탄화하여 층간 절연막을 완성한다.
이어, 반도체 소자의 제조 방법을 통하여 완만한 기울기의 경사면(a)을 가지는 접촉 홀(34)을 가진 층간 절연막(30, 40) 전면에 베리어 메탈(4)을 증착하고, 베리어 메탈이 증착된 층간 절연막(30, 40) 전면에 텅스텐과 같은 플러그용 금속을 두껍게 증착하여 접촉 홀(34)을 매입하고, 층간 절연막(30, 40)이 드러나도록 평탄화함으로써 콘택 홀 또는 비아 홀(34)을 가지는 반도체 소자의 접촉부를 완성한다.
이와 같이 본 발명은 접촉 홀에 대응하는 층간 절연막 일부를 완만한 기울기를 가지는 경사면을 가지도록 형성하고 건식 식각하여 기울기를 가진 경사면을 가지는 접촉부를 형성함으로써 이후에 형성되는 베리어 메탈의 스텝 커버리지를 완만하게 형성할 수 있을 뿐만 아니라 플러그(plug)의 오정렬 마진을 충분히 확보할 수 있다. 따라서, 접촉부에서의 접촉 불량을 방지할 수 있어 안정적인 접촉부의 접촉 저항을 확보할 수 있다.

Claims (3)

  1. (정정) 반도체 소자의 배선용 박막 패턴이 형성되어 있는 기판의 상부에 제1 층간 절연막을 증착하고 평탄화하는 단계와;
    상기 박막 패턴 상부의 상기 제1 층간 절연막에 선형의 개구부를 형성하는 단계;
    상기 제1 층간 절연막의 상부에 위치하며 완만한 경사면을 가지는 봉우리부 및 상기 개구부에 채워진 매립부를 가지는 제2 층간 절연막을, 고밀도 플라스마 증착 방법을 이용하여 증착 및 식각을 반복적으로 수행하는 것에 의해 형성하는 단계,
    상기 박막 패턴 상부의 상기 매립부 및 상기 봉우리부를 드러내는 개구부를 가지는 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴을 마스크로 상기 제1 및 제2 층간 절연막을 건식 식각하여 상기 박막 패턴을 드러내는 접촉 홀을 형성하는 단계와;
    상기 감광막 패턴을 제거하고, 상기 제1 및 제2 층간 절연막을 평단화하여 층간 절연막을 완성하는 단계와;
    상기 기판의 상부에 베리어 메탈과 텅스텐을 증착하여 상기 접촉 홀을 매입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 접촉부 형성 방법.
  2. (삭제)
  3. 기판의 상부에 형성되어 있는 반도체 소자의 배선용 박막 패턴,
    상기 배선용 박막 패턴을 덮고 있으며, 적어도 상기 박막 패턴의 상부로 형성된 경사면을 가지며 상기 배선용 박막 패턴을 드러내는 접촉 홀을 가지는 층간 절연막
    을 포함하는 반도체 소자의 접촉부.
KR10-2001-0026732A 2001-05-16 2001-05-16 반도체 소자의 접촉부 및 그 형성 방법 KR100422912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026732A KR100422912B1 (ko) 2001-05-16 2001-05-16 반도체 소자의 접촉부 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026732A KR100422912B1 (ko) 2001-05-16 2001-05-16 반도체 소자의 접촉부 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020087741A KR20020087741A (ko) 2002-11-23
KR100422912B1 true KR100422912B1 (ko) 2004-03-12

Family

ID=27705121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026732A KR100422912B1 (ko) 2001-05-16 2001-05-16 반도체 소자의 접촉부 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100422912B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745988B1 (ko) 2005-08-31 2007-08-06 삼성전자주식회사 금속 배선층을 갖는 집적 회로 장치의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113277466A (zh) * 2021-05-19 2021-08-20 上海芯物科技有限公司 一种小角度斜坡结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161814A (ja) * 1993-12-09 1995-06-23 Toshiba Corp 半導体集積回路用多層配線及びその製造方法
JPH0927491A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置
KR980011869A (ko) * 1996-07-19 1998-04-30 김광호 미세 콘택홀 형성방법
KR19980038008A (ko) * 1996-11-22 1998-08-05 김광호 금속 층간절연막 형성방법
KR20000003465A (ko) * 1998-06-29 2000-01-15 김영환 반도체 소자의 금속연결 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161814A (ja) * 1993-12-09 1995-06-23 Toshiba Corp 半導体集積回路用多層配線及びその製造方法
JPH0927491A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置
KR980011869A (ko) * 1996-07-19 1998-04-30 김광호 미세 콘택홀 형성방법
KR19980038008A (ko) * 1996-11-22 1998-08-05 김광호 금속 층간절연막 형성방법
KR20000003465A (ko) * 1998-06-29 2000-01-15 김영환 반도체 소자의 금속연결 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745988B1 (ko) 2005-08-31 2007-08-06 삼성전자주식회사 금속 배선층을 갖는 집적 회로 장치의 형성 방법

Also Published As

Publication number Publication date
KR20020087741A (ko) 2002-11-23

Similar Documents

Publication Publication Date Title
KR100739252B1 (ko) 반도체 소자의 제조 방법
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR100763760B1 (ko) 반도체 소자 제조 방법
US20030060037A1 (en) Method of manufacturing trench conductor line
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100602125B1 (ko) 반도체 소자의 다층 배선 및 그의 형성 방법
KR100356788B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR20020086098A (ko) 다층 배선의 콘택 구조 및 그 형성 방법
KR20060133791A (ko) 반도체 소자의 금속배선 형성방법
KR20010008605A (ko) 반도체장치의 다층 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee