KR100914450B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100914450B1 KR100914450B1 KR1020020086138A KR20020086138A KR100914450B1 KR 100914450 B1 KR100914450 B1 KR 100914450B1 KR 1020020086138 A KR1020020086138 A KR 1020020086138A KR 20020086138 A KR20020086138 A KR 20020086138A KR 100914450 B1 KR100914450 B1 KR 100914450B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal wiring
- oxide film
- metal
- negative
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 67
- 239000002184 metal Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 20
- 210000000988 bone and bone Anatomy 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000005868 electrolysis reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 직접 식각하지 않고 산화막 증착 및 패터닝에 의한 트렌치 형성후에 금속 배선층을 형성하여 엔드 라인의 도그 본 영역(dog-bone)을 보호할 수 있도록한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 하부 금속 배선과 연결되는 플러그가 형성된 반도체기판 전면에 산화막을 형성하는 단계와, 산화막 상에 네가티브(negative) 포토레지스트막을 형성하는 단계와, 도그 본 타입의 배선층이 형성될 영역을 정의하는 마스크를 사용하여 상기 네가티브 포토레지스트막을 노광하는 단계와, 포토레지스트막을 현상하여 네가티브 도그 본 패턴 영역을 정의하는 포토레지스트막 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 산화막을 패터닝하여 네가티브 도그 본 패턴 영역을 정의하는 트랜치를 형성하는 단계와, 트랜치 내에 금속 배선 형성용 물질층을 형성하는 단계, 및 산화막을 식각 정지막으로 하여 금속 배선 형성용 물질층을 평탄화하여 금속 배선을 형성하는 단계를 포함한다.
dog bone, 금속 배선, borderless via
Description
도 1a내지 도 1c는 종래 기술의 반도체 소자의 금속 배선 형성을 위한 레이 아웃 구성도
도 2a와 도 2b는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 레이 아웃 구성도
- 도면의 주요 부분에 대한 부호의 설명 -
21. 포토레지스트 패턴 영역 22. 네가티브 라인 패턴 영역
23. 비아홀 영역 24. 라운드 패턴 형성 영역
25. 콘택 영역 26. 실제 네가티브 라인 패턴 영역
본 발명은 반도체 소자에 관한 것으로, 구체적으로 금속막을 직접 식각하지 않고 산화막 증착 및 패터닝에 의한 트렌치 형성후에 금속 배선층을 형성하여 엔드 라인의 도그 본 영역(dog-bone)을 보호할 수 있도록한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 금속 배선 형성 공정에 관하여 설명한다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 금속 배선 형성을 위한 레이 아웃 구성도이다.
도 1a는 설계상 디자인을 도식화한 것이며 반도체 기판(11)상에 설계 라인 패턴 영역(Dog bone)(12)이 정의되고 홀/라인 패턴 영역(13)이 정의되는데,홀(hole)과 라인(line)간 라인 엔드 마진이 없는 것을 나타낸다.
감광 물질을 이용하여 도그 본(dog-bone) 모양의 라인을 패턴 및 금속 배선 층을 패턴 진행하여 설계 라인 패턴 영역(Dog bone)(12)을 정의한다.
그리고 금속 배선층을 패터닝 진행한 후에 IMD 물질을 증착하고 감광 물질을 이용하여 라인 엔드 부위에 홀을 패턴 진행 한 후 건식각(dry etch)를 진행하여 홀/라인 패턴 영역(13)을 형성한다.
그러나 이와 같은 설계상 디자인을 실제 공정상 발생하는 과정은 다음과 같이 진행된다.
도 1b에서와 같이, 포지티브(positive) 포토레지스트를 이용하여 도그 본 모양의 라인을 형성 진행시 라인 코너(모서리) 부위가 노광 과정에서 가장 많은 빛 에너지를 갖게 되어 현상을 진행하면 라인 코너 부위 및 모서리 부위의 포토레지스트가 현상되어 제거된(14) 라인 끝 부위에 라인 쇼트(15)가 발생하게 된다.
도 1c는 도 1b의 라인 패턴(감광 물질의 패턴 및 건식각 진행 후 라인 패턴) 진행후 IMD 물질을 증착 및 CMP로 평탄화시킨 후에 감광 물질을 이용한 홀 패턴 진행 한 것이다.
도 1c는 라인과 홀간의 오버레이(overlay)가 100% 맞는 경우의 상태를 나타낸 것으로, 이때의 라인 끝 부위의 홀이 형성될 경우 콘택되는 영역(16)과 넌 콘택(non contact)되는 영역(17)으로 나누어지게 되며(borderless Via) 오버레이가 약간이라도 미스 얼라인이 발생하면 넌 콘택되는 영역이 더욱 심해지게 된다.
그러나 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 공정은 다음과 같은 문제점이 있다.
종래 기술에서는 감광 물질의 패턴 및 건식각을 진행한 후에 라인 패턴을 보면 라인과 홀이 100% 오버레이 되는 경우에도 라인 끝 부위의 홀이 형성될 경우 콘택되는 영역과 넌 콘택(non contact)되는 영역으로 나누어지게 되며(borderless Via) 오버레이가 약간이라도 미스 얼라인이 발생하면 넌 콘택되는 영역이 더욱 심해지게 된다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속 배선 형성 공정의 문제를 해결하기 위하여 안출한 것으로, 금속 물질층을 직접 식각하지 않고 산화막 증착 및 패터닝에 의한 트렌치 형성후에 금속 배선층을 형성하여 엔드 라인의 도그 본 영역(dog-bone)을 보호할 수 있도록한 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 하부 금속 배선과 연결되는 플러그가 형성된 반도체기판 전면에 산화막을 형성하는 단계와, 산화막 상에 네가티브(negative) 포토레지스트막을 형성하는 단계와, 도그 본 타입의 배선층이 형성될 영역을 정의하는 마스크를 사용하여 상기 네가티브 포토레지스트막을 노광하는 단계와, 포토레지스트막을 현상하여 네가티브 도그 본 패턴 영역을 정의하는 포토레지스트막 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 산화막을 패터닝하여 네가티브 도그 본 패턴 영역을 정의하는 트랜치를 형성하는 단계와, 트랜치 내에 금속 배선 형성용 물질층을 형성하는 단계, 및 산화막을 식각 정지막으로 하여 금속 배선 형성용 물질층을 평탄화하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 레이 아웃 구성도이다.
본 발명은 금속 배선층을 직접적으로 패터닝하는 것이 아니라 END 라인의 도그 본(dog-bone)을 보호하는 측면에서 금속 배선층의 두께 정도의 산화막을 증착하고 이를 이용하여 금속 배선을 패터닝하는 것이다.
즉, 산화막을 증착한 다음에 금속 배선 층이 형성될 부분을 감광 물질로 네가티브(negative) 패터닝하여 산화막 트랜치를 진행한다.
그 후 특정한 금속(텅스텐이나 구리, 알루미늄등)층을 증착 및 화학적 기계적 연마를 진행하여 금속 배선층을 형성하여 금속 배선의 탑 부위의 라인 엔드 엔드 쇼트닝(end shortning)이 없기 때문에 라인 끝 부위와 홀간의 오버래이가 100% 맞는 경우에는 넌(non) 콘택 부위가 발생하지 않도록한 것이다.
도 2a는 도그 본 라인의 설계 디자인을 나타낸 것으로, 가장 이상적인 공정 패턴을 보인 것이고 실제 공정 진행상에서는 이러한 패턴을 보이는 경우는 거의 없다.
네가티브 또는 포지티브의 포토레지스트 패턴 영역(21)에 의해 네가티브 라인 패턴 영역(22)이 정의되고, 네가티브 라인 패턴 영역(22)에 오버랩되어 비아홀 영역(23)이 정의된다.
이와 같은 본 발명에 따른 금속 배선 형성 공정을 상세히 설명하면 다음과 같다.
먼저, 하부층의 텅스텐 플러그까지 형성한 다음 상부 금속 배선층의 두께보다 약간 높게 산화막을 증착한다.
여기서, 산화막 두께를 상부 금속 배선층보다 높게 증착하는 이유는 후속 공정에서 금속 배선층의 증착 및 금속 배선층을 CMP(Chemical Mechanical Polishing) 공정으로 식각할 때 산화막이 리세스되는 정도를 감안한 두께이다.
그리고 금속 배선층이 형성될 부위를 네가티브 포토레지스트를 이용하여 네가티브 도그 본 라인 패턴을 진행한다.
이때 포지티브 포토레지스트를 이용하여 네가티브 도그 본 라인 패턴을 형성하는 것도 가능하다.
여기서, 도 2b의 도그 본 패턴의 모서리 부분(24)은 네가티브 감광막을 형성한 후 노광하는 과정에서 노광 에너지가 집중되어 노광 에너지를 가장 많이 받는 지점으로 현상 후 도시된 바와 같이 라운딩되어 패턴이 형성된다.
이와 같은 공정으로 엔드 라인 부위는 포지티브 라인 패턴을 형성시의 라인 엔드 쇼트닝 현상은 발생하지 않게 된다.
이어, 네가티브 포토레지스트 패턴을 마스크로 산화막을 선택적으로 패터닝하여 트랜치를 형성한다. 트랜치는 후속되는 공정에서 금속 배선층이 될 부분이다.
여기서, 산화막 트랜치 식각은 CHF3/CF4/Ar/N2 등의 활성화된 플라즈마를 이용하여 진행하고, 주요 가스로 C2F6, C4F8 및 C5F8 중의 어느 하나를 추가할 수 있고 또한 산소(oxygen) 가스도 포함할 수 있다.
이와 같이, 산화막 트랜치를 형성한 후에 포토레지스트 패턴등을 제거한 후에 금속 배선 형성용 물질층 예를 들면, 텅스텐 또는 구리, 알루미늄등의 금속을 사용하여 네가티브 라인의 깊이(depth) 보다 높게 증착시킨다.
증착 방법은 화학적 기상 증착(Chemical vapor deposition) 또는 전기 분해 반응을 이용하여 증착한다.
그리고 증착된 금속층을 화학적 기계적 연마(CMP)를 진행하여 산화막 상부 표면까지 식각시켜 네가티브 도그 본 라인 영역에만 남겨 금속 배선층을 형성한다.
이러한 네가티브 금속 배선층의 탑 부위 및 라인 끝 부위는 쇼트닝(shortining)이 발생되지 않게 된다.
그 후 IMD 물질층을 증착한 후 비아홀(Via hole) 패터닝을 진행하는 경우에 엔드 라인과 홀간의 오버레이가 정확하게 얼라인되고, 이 경우에 넌 콘택(Non contact) 부위가 없어 보더리스(borderless) 부위가 없게된다.
이와 같은 본발명은 오버레이가 약간 벗어나도 보더리스 비아(borderless via)가 심하지 않게 되어 비아 저항 측면에서 많이 유리하다.
또한 이와 같이 금속 배선층을 형성하면 토폴로지(topology) 단차가 없기 때문에 특정 필름(film)의 증착(FSG,Fox,SOG,TEOS등등)이 평탄하게 이루어진다.
이와 같은 본 발명의 금속 배선 형성 공정은 현재 공정 진행 프로세스에서 사용하고 있는 화학적 기상 증착 공정과 전기 분해 반응을 이용하여 증착하는 방식을 이용하고 또한 평탄화를 진행하기 위해서 화학적 기계적 연마 공정을 사용한다.
그리고 산화막 트랜치 형성 공정은 듀얼 다마신(dual damascene) 공정을 적용한다.
이와 같은 본 발명은 반도체 소자의 모든 배선 공정에 이용 가능하며 또한 배선 공정뿐만 아니라 반도체 소자의 모든 라인 공정에 홀이 형성되는 공정에 적용가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 다음과 같은 효과가 있다.
첫째, 직접적으로 금속층 식각 공정을 진행하지 않기 때문에 메탈 식각 공정에서 발생하는 포토레지스트와의 선택비 부족에 의해 발생하는 메탈층의 탑 부위의 손실을 방지한다.
또한, 최종 메탈 식각 프로파일이 삼각형 형태로 되는 것을 방지 할 수 있어 이상적인 금속 라인 패턴을 얻을 수가 있어 소자의 신뢰성을 향상시킨다.
둘째, 메탈 식각 공정에서 발생하는 플라즈마 손상에 의해 콘택 플러그의 빠짐이 발생되는 현상을 방지 할 수 있다.
셋째, 본 발명에 따른 공정으로 배선 형성 공정을 진행하면 이미 금속 배선층에서 평탄화가 되기 때문에 후속 공정에서 단차 때문에 발생하는 문제 (특정 필름의 단차, 감광 물질의 이상 패턴 및 CD 컨트롤 불량, 단차에 의한 건식각 물량 등등)가 발생하지 않는다.
넷째, 금속 배선층과 텅스텐 플러그 간의 접촉 면적이 증가하여 접촉 저항이 낮아져 저항 특성이 좋아지게 된다.
다섯째, 네가티브 도그 본 라인 패턴을 진행하기 때문에 라인 쇼트닝 (shortning)이 발생하지 않기 때문에 보더리스 비아가 심하지 않게 되어 소자의 신뢰성을 향상시킨다.
Claims (7)
- 하부 금속 배선과 연결되는 플러그가 형성된 반도체기판 전면에 산화막을 형성하는 단계;상기 산화막 상에 네가티브(negative) 포토레지스트막을 형성하는 단계;도그 본 타입의 배선층이 형성될 영역을 정의하는 마스크를 사용하여 상기 네가티브 포토레지스트막을 노광하는 단계;상기 포토레지스트막을 현상하여 네가티브 도그 본 패턴 영역을 정의하는 포토레지스트막 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 상기 산화막을 패터닝하여 네가티브 도그 본 패턴 영역을 정의하는 트랜치를 형성하는 단계;상기 트랜치 내에 금속 배선 형성용 물질층을 형성하는 단계; 및상기 산화막을 식각 정지막으로 하여 상기 금속 배선 형성용 물질층을 평탄화하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 산화막을 형성하는 단계에서,후속 평탄화 공정에서 식각되는 양을 고려하여 상기 금속 배선의 설정 두께보다 높게 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 삭제
- 제1항에 있어서,상기 산화막을 패터닝하여 트랜치를 형성하는 단계에서,CHF3/CF4/Ar/N2으로 이루어진 활성화된 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제4항에 있어서,식각 가스에 C2F6, C4F8 및 C5F8 중의 어느 하나를 추가하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서, 금속 배선 형성용 물질층을 형성하는 단계에서,텅스텐, 구리, 및 알루미늄 중 어느 하나의 금속을 사용하여 네가티브 라인의 깊이(depth) 보다 높게 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 금속 배선 형성용 물질층을 화학적 기상 증착(Chemical vapor deposition) 또는 전기 분해 반응을 이용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086138A KR100914450B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086138A KR100914450B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059733A KR20040059733A (ko) | 2004-07-06 |
| KR100914450B1 true KR100914450B1 (ko) | 2009-08-28 |
Family
ID=37351714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086138A KR100914450B1 (ko) | 2002-12-28 | 2002-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100914450B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607323B1 (ko) | 2004-07-12 | 2006-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100687434B1 (ko) * | 2005-12-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자 |
| US11085491B1 (en) * | 2020-06-08 | 2021-08-10 | Robert Janian | Self lubricating bearing sleeve |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933303A (en) | 1989-07-25 | 1990-06-12 | Standard Microsystems Corporation | Method of making self-aligned tungsten interconnection in an integrated circuit |
| KR20010070419A (ko) * | 2000-01-06 | 2001-07-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 배선형성방법 |
| KR20010109958A (ko) * | 2000-06-05 | 2001-12-12 | 윤종용 | 반도체 소자의 구리 배선을 위한 비아홀 형성 방법 |
-
2002
- 2002-12-28 KR KR1020020086138A patent/KR100914450B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933303A (en) | 1989-07-25 | 1990-06-12 | Standard Microsystems Corporation | Method of making self-aligned tungsten interconnection in an integrated circuit |
| KR20010070419A (ko) * | 2000-01-06 | 2001-07-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 배선형성방법 |
| KR20010109958A (ko) * | 2000-06-05 | 2001-12-12 | 윤종용 | 반도체 소자의 구리 배선을 위한 비아홀 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059733A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
| US6060379A (en) | Method of forming dual damascene structure | |
| JP2004179659A (ja) | 集積回路におけるダマシン金属導体のためのビア形成 | |
| KR100386621B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| US5223084A (en) | Simultaneous dielectric planarization and contact hole etching | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100640430B1 (ko) | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| JP3709297B2 (ja) | 半導体デバイスのコンタクトホールの形成方法 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR19990045447A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100755126B1 (ko) | 반도체소자의 구리배선 형성 방법 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100497165B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100546159B1 (ko) | 금속 배선 형성 방법 | |
| KR100577010B1 (ko) | 단일 상감법을 이용한 금속배선 형성방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101127034B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20050032308A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20090056685A (ko) | 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |