KR100755126B1 - 반도체소자의 구리배선 형성 방법 - Google Patents

반도체소자의 구리배선 형성 방법 Download PDF

Info

Publication number
KR100755126B1
KR100755126B1 KR1020050124644A KR20050124644A KR100755126B1 KR 100755126 B1 KR100755126 B1 KR 100755126B1 KR 1020050124644 A KR1020050124644 A KR 1020050124644A KR 20050124644 A KR20050124644 A KR 20050124644A KR 100755126 B1 KR100755126 B1 KR 100755126B1
Authority
KR
South Korea
Prior art keywords
copper
trench
forming
insulating layer
layer
Prior art date
Application number
KR1020050124644A
Other languages
English (en)
Other versions
KR20070064093A (ko
Inventor
심천만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050124644A priority Critical patent/KR100755126B1/ko
Publication of KR20070064093A publication Critical patent/KR20070064093A/ko
Application granted granted Critical
Publication of KR100755126B1 publication Critical patent/KR100755126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배리어 메탈 및 시드 구리 증착시 발생하는 트렌치 탑 코너에서의 오버행을 제거하는데 적합한 반도체소자의 구리배선 형성 방법을 제공하기 위한 것으로, 본 발명의 구리배선 형성 방법은 하부 구조물 상에 제1절연막과 제2절연막을 차례로 형성하는 단계와, 제2절연막 상에 감광막 패턴을 형성하는 단계와, 감광막 패턴을 식각 마스크로 제2절연막을 식각하고 제1절연막의 일부를 식각하여 얕은 트렌치를 형성하는 단계와, 감광막 패턴을 제거하는 단계와, 제2절연막을 하드 마스크로 하여 제1절연막을 모두 식각하여 최종 트렌치를 형성하면서 제2절연막의 모서리를 라운딩시키는 단계와, 최종 트렌치를 포함한 전면에 배리어 메탈 및 시드구리를 형성하는 단계와, 시드구리 상에 트렌치를 채울 때까지 구리층을 형성하는 단계와, 제2절연막의 표면이 드러날 때까지 구리층, 배리어 메탈 및 시드구리를 선택적으로 제거하여 트렌치 내부에 매립되는 구리 배선층을 형성하는 단계를 포함하고, 상술한 본 발명은 트렌치의 탑 코너에 해당하는 절연막의 모서리를 라운딩 시킴으로써 배리어 메탈 및 시드구리 증착시 오버행을 방지할 수 있는 효과가 있다.
구리배선, 트렌치, 오버행, 보이드, 라운딩

Description

반도체소자의 구리배선 형성 방법{METHOD FOR FORMING CU LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 기술에 따른 구리 배선의 형성 방법을 도시한 도면,
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 구리 배선의 형성 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 제1절연막 22 : 제2절연막
23 : 감광막 패턴 24 : 얕은 트렌치
25 : 최종 트렌치 26 : 배리어 메탈
27 : 시드 구리 28a : 구리 배선층
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 구리배선 형성 방법에 관한 것이다.
구리(Cu)를 이용한 반도체소자에서 FEOL(Front-End-Of-Line)의 콘택 (contact)과 연결되는 부분인 패턴이 가장 좁은 배선은 트렌치 패턴(trench pattern)만이 존재하여 프로파일(profile)이 거의 수직이다. 그렇지 않을 경우에는 라인간(line-to-line)의 공간(space)이 좁아 브릿지(bridge)가 발생할 수 있어 트렌치의 테이퍼각(taper angle)을 낮게 가져가는 것은 위험부담이 크다. 그래서 트렌치 패턴을 수직에 가깝게 해야 한다.
도 1a 내지 도 1d는 종래 기술에 따른 구리 배선의 형성 방법을 도시한 도면이다.
도 1a에 도시된 바와 같이, 제1절연막(11)과 제2절연막(12)을 차례로 적층 형성한 후, 제2절연막(12) 상에 감광막 패턴(13)을 형성한다.
이어서, 감광막 패턴(13)을 식각 마스크로 제2절연막(12)을 식각하고 연속해서 제1절연막(11)의 일부를 식각하여 트렌치(14)를 형성한다.
도 1b에 도시된 바와 같이, 감광막 패턴(13)을 스트립하고, 트렌치(14)가 형성된 전체 구조상에 배리어 메탈/시드구리(barrier metal/seed Cu, 15)를 증착한다.
도 1c에 도시된 바와 같이, 시드 구리를 시드층으로 한 구리의 전기도금(Electro-Plating)을 진행하여 구리층(16)을 형성한다.
도 1d에 도시된 바와 같이, 제2절연막(12) 표면의 구리층(16), 배리어 메탈/시드구리(15)를 제거하여 트렌치(14) 내부에만 구리 배선층(16a)이 잔류하도록 한다.
상술한 종래 기술은 트렌치(14)의 식각 프로파일을 거의 수직에 가깝게 형성 하고 있다.
그러나, 트렌치(14)의 식각 프로파일을 수직에 가깝게 형성하면 후속 배리어 메탈 및 시드 구리(15) 증착 후 트렌치(14)의 탑 코너(Top corner)에서 더 두껍게 증착되는 오버행(Overhang, 17)이 발생하게 되는 문제가 있다. 이러한 오버행(17)은 트렌치(14)의 높은 종횡비(High aspect ratio)가 증가할수록 더욱 커지게 되고, 오버행(17)에 의해 후속 구리의 전기도금(Electro-plating; EP)공정에서 트렌치 내부에 보이드(Void, V)가 발생하게 되고 공정 마진도 줄어든다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 배리어 메탈 및 시드 구리 증착시 발생하는 트렌치 탑 코너에서의 오버행을 제거할 수 있는 반도체소자의 구리배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 구리배선 형성 방법은 하부 구조물 상에 제1절연막과 제2절연막을 차례로 형성하는 단계와, 상기 제2절연막 상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 상기 제2절연막을 식각하고 상기 제1절연막의 일부를 식각하여 얕은 트렌치를 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 제2절연막을 하드 마스크로 하여 상기 제1절연막을 모두 식각하여 최종 트렌치를 형성하면서 상기 제2절연막의 모서리를 라운딩시키는 단계와, 상기 최종 트렌치를 포함한 전면에 배리어 메탈 및 시드구리를 형성하는 단계와, 상기 시드구리 상에 상기 트렌치를 채울 때까지 구리층을 형성하 는 단계와, 상기 제2절연막의 표면이 드러날 때까지 상기 구리층, 배리어 메탈 및 시드구리를 선택적으로 제거하여 상기 트렌치 내부에 매립되는 구리 배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 최종 트렌치를 형성하는 단계는 플라즈마를 이용한 건식 식각으로 진행하는 것을 특징으로 한다.
바람직하게, 상기 구리층, 배리어 메탈 및 시드구리를 선택적으로 제거하여 상기 트렌치 내부에 매립되는 구리 배선층을 형성하는 단계는 CMP 공정으로 진행하는 것을 특징으로 하고, 상기 CMP 공정은 상기 제2절연막의 모서리 라운딩이 제거되는 타겟으로 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 구리 배선의 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 구조물(금속배선 등, 도시 생략)의 상부에 제1절연막(21)과 제2절연막(22)을 차례로 적층 형성한다. 여기서, 제2절연막(22)은 제1절연막(21)을 식각할 때 하드 마스크로 사용하기 위한 것이다.
이어서, 포토리소그라피 공정을 통해, 제2절연막(22) 상에 감광막 패턴(23)을 형성한 후, 감광막 패턴(23)을 식각 마스크로 제2절연막(22)을 식각하고, 연속해서 제1절연막(21)의 일부를 식각하여 얕은 깊이의 트렌치(24)를 형성한다. 여기 서, 얕은 깊이 트렌치(24)를 제공하는 제1절연막(21)의 식각 깊이는 최종 트렌치 깊이의 1/3 수준이 적절하다.
다시, 스트립 공정을 실시함으로써, 도 2b에 도시된 바와 같이, 감광막 패턴(23)을 스트립한다. 이때, 감광막 패턴(23)의 스트립은 애셔를 이용한다.
이후, 제2절연막(22)을 하드 마스크로 이용하는 식각 공정을 실시함으로써, 제1절연막(21)을 소정 깊이만큼 더 식각하여 최종 트렌치(25)를 형성한다.
이때, 최종 트렌치(25) 형성을 위한 식각 공정은 플라즈마를 이용한 건식 식각을 이용하는데, 제2절연막(22) 상부에 감광막 패턴이 없기 때문에 건식 식각시 제2절연막(22)의 모서리에 플라즈마가 응집되고, 이렇게 응집된 플라즈마에 의해 제2절연막(22)의 모서리가 깍여 라운딩(Rounding, R)된다. 즉, 최종 트렌치(25)의 탑 코너에 해당하는 제2절연막(22)의 모서리를 라운딩시킨다.
이처럼, 제2절연막(22)의 모서리가 라운딩되면 후속 배리어 메탈 및 시드 구리 증착시 오버행이 발생하지 않는다. 결국, 전기도금 공정시 보이드도 발생하지 않아 공정 마진을 늘릴 수 있다.
도 2c에 도시된 바와 같이, 증착 공정을 통해 최종 트렌치(25)가 형성된 전체 구조상에 배리어 메탈/시드구리(26)를 증착한다. 상기 배리어 메탈/시드구리(26) 증착시에는 하부의 제2절연막(22)의 모서리가 라운딩되어 있으므로 오버행이 발생하지 않으면서 전 표면에 걸쳐 균일한 두께로 증착이 된다.
이어서, 시드 구리를 시드층으로 한 구리의 전기도금(Electro-Plating)을 진행함으로써 구리층(27)을 형성한다.
도 2d에 도시된 바와 같이, 제2절연막(22) 표면의 구리층(28), 시드 구리(27) 및 배리어 메탈(26)을 제거하여 트렌치(25) 내부에만 구리 배선층(28a)이 잔류하도록 한다. 이때, 구리 배선층(28a)을 잔류시키기 위해 CMP(Chemical Mechanical Polishing)을 진행하는데, CMP 공정은 제2절연막(22)의 모서리 라운딩이 제거되는 타겟으로 진행한다.
상술한 실시 예에 따르면, 최종 트렌치(25)의 탑 코너, 즉 최종 트렌치(25)의 탑 코너에 해당하는 제2절연막(22)의 모서리를 라운딩 시킴으로써 배리어 메탈 및 시드구리 증착시에 오버행이 방지된다. 이로써, 전기도금 공정시 트렌치 내부 구리 배선층의 보이드가 발생하지 않는다. 이와 같이, 보이드가 없고 오버행이 방지되면 구리 배선층의 면저항(Rs)을 증가시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 트렌치의 탑 코너에 해당하는 절연막의 모서리를 라운딩 시킴으로써 배리어 메탈 및 시드구리 증착시 오버행을 방지할 수 있는 효과가 있다.
또한, 본 발명은 트렌치의 탑 코너를 라운딩 시킴으로써 종횡비가 증가하더라도 구리층의 갭필(Gap-fill)을 용이하게 진행할 수 있는 효과가 있다.

Claims (7)

  1. 하부 구조물 상에 제1절연막과 제2절연막을 차례로 형성하는 단계와,
    상기 제2절연막 상에 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 식각 마스크로 상기 제2절연막을 식각하고 상기 제1절연막의 일부를 식각하여 얕은 트렌치를 형성하는 단계와,
    상기 감광막 패턴을 제거하는 단계와,
    상기 제2절연막을 하드 마스크로 하여 상기 제1절연막을 모두 식각하여 최종 트렌치를 형성하면서 상기 제2절연막의 모서리를 라운딩시키는 단계와,
    상기 최종 트렌치를 포함한 전면에 배리어 메탈 및 시드구리를 형성하는 단계와,
    상기 시드구리 상에 상기 트렌치를 채울 때까지 구리층을 형성하는 단계와,
    상기 제2절연막의 표면이 드러날 때까지 상기 구리층, 배리어 메탈 및 시드구리를 선택적으로 제거하여 상기 트렌치 내부에 매립되는 구리 배선층을 형성하는 단계
    를 포함하는 반도체소자의 구리배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 최종 트렌치를 형성하는 단계는,
    플라즈마를 이용한 건식 식각으로 진행하는 것을 특징으로 하는 반도체소자 의 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 얕은 트렌치의 식각 깊이는 상기 최종 트렌치 깊이의 1/3로 하는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 구리층, 배리어 메탈 및 시드구리를 선택적으로 제거하여 상기 트렌치 내부에 매립되는 구리 배선층을 형성하는 단계는,
    CMP 공정으로 진행하는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 CMP 공정은 상기 제2절연막의 모서리 라운딩이 제거되는 타겟으로 진행하는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 감광막 패턴을 제거하는 단계는,
    애셔를 이용하는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 구리층을 형성하는 단계는,
    전기도금으로 진행하는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
KR1020050124644A 2005-12-16 2005-12-16 반도체소자의 구리배선 형성 방법 KR100755126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124644A KR100755126B1 (ko) 2005-12-16 2005-12-16 반도체소자의 구리배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124644A KR100755126B1 (ko) 2005-12-16 2005-12-16 반도체소자의 구리배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20070064093A KR20070064093A (ko) 2007-06-20
KR100755126B1 true KR100755126B1 (ko) 2007-09-04

Family

ID=38363924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124644A KR100755126B1 (ko) 2005-12-16 2005-12-16 반도체소자의 구리배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100755126B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201092B1 (ko) * 2014-09-16 2021-01-11 삼성전자주식회사 반도체 장치 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056854A (ko) * 2002-12-24 2004-07-01 아남반도체 주식회사 반도체 소자의 트렌치 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056854A (ko) * 2002-12-24 2004-07-01 아남반도체 주식회사 반도체 소자의 트렌치 형성 방법

Also Published As

Publication number Publication date
KR20070064093A (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
KR100853098B1 (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR100529654B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
US20120264297A1 (en) Method for creating via in ic manufacturing process
KR100379551B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
JP4023236B2 (ja) 金属配線の形成方法
KR100833417B1 (ko) 반도체 소자의 제조방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100759256B1 (ko) 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100529677B1 (ko) 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법
KR100599972B1 (ko) 반도체 소자의 형성 방법
KR100538634B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100701384B1 (ko) 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR20060039571A (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee