KR100701384B1 - 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 - Google Patents
듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 Download PDFInfo
- Publication number
- KR100701384B1 KR100701384B1 KR1020050048558A KR20050048558A KR100701384B1 KR 100701384 B1 KR100701384 B1 KR 100701384B1 KR 1020050048558 A KR1020050048558 A KR 1020050048558A KR 20050048558 A KR20050048558 A KR 20050048558A KR 100701384 B1 KR100701384 B1 KR 100701384B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- metal line
- dual damascene
- photoresist film
- damascene process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000008569 process Effects 0.000 title claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 31
- 239000002184 metal Substances 0.000 title claims abstract description 31
- 230000008021 deposition Effects 0.000 title claims abstract description 18
- 230000009977 dual effect Effects 0.000 title claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000004380 ashing Methods 0.000 abstract description 3
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성 방법에 관한 것이다. 즉, 본 발명에서는 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성에 있어서, 트렌치 형성을 위한 층간 절연막 식각 공정 후 트랜치 형성을 위한 마스크로 사용된 포토레지스트막 및 리세스(recess) PR 주위의 폴리머상 하드닝된 부분을 Ar/O2의 혼합가스를 이용한 후식각처리를 통해 사전 제거시킴으로써, 후속 트렌치 에슁공정에서 잔존 포토레지스트의 존재 가능성을 낮추며, 또한 후속 트렌치 에슁공정 시간을 단축시켜 비아홀 모서리 영역에서의 보잉현상 발생도 방지시킬 수 있게 된다.
듀얼 다마신, 트렌치, 후식각처리, 포토레지스트, bowing
Description
도 1a 내지 도 1b는 종래 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성 공정 수순도,
도 2a 내지 도 2b는 본 발명의 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성 공정 수순도.
<도면의 주요 부호에 대한 간략한 설명>
100 : 층간 절연막(IMD) 102 : 리세스(recess) PR
104 : BARC 막 106 : 포토레지스트막
108 : 하드닝된 포토레지스트막 110 : 폴리머
본 발명은 듀얼 다마신(Dual damascene) 공정에 관한 것으로, 특히 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치(Trench) 형성 방법에 관한 것이다.
반도체 디바이스의 사이즈가 감소함에 따라 반도체의 금속배선간 결합을 위한 콘텍 크기는 고집적, 고용량을 위해 계속 줄어드는 추세에 있으며, 이러한 사이즈의 감소로 인한 콘텍홀의 고종횡비(high aspect ratio)에 따라 기존의 알루미늄, 텅스텐을 이용한 금속배선 형성의 경우, 알루미늄 및 텅스텐의 낮은 매립특성 및 높은 저항에 의한 시간 지연의 문제가 발생하게 되는 문제점이 있다.
이에 따라 현재는 탄탈륨(Ta) 및 질화 탄탈륨(TaN)을 확산방지막으로 하여 구리 시드(Seed)를 증착시킨 후, 구리 전착(Electrochemical Plate)법을 통해서 제조되는 구리배선을 금속배선으로 사용하는 듀얼 다마신 공법이 고집적 반도체 소자를 위한 금속배선 방법으로 각광받고 있으며, 이에 대한 연구가 활발히 진행되고 있다.
도 1a 내지 도 1b는 종래 통상적인 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성 공정 수순도를 도시한 것으로, 이하 상기 도 1a 내지 도 1b를 참조하면, 먼저 도 1a에서와 같이 반도체 기판 표면에 금속 라인 마스크(Metal line mask) 형성을 위해 비아홀(via hole) 영역에 리세스(recess) PR(Photo-resist)(102)를 증착시키고, BARC(Bottom Anti-Reflection Coating) 코팅막(104)을 증착시킨 후, 상기 BARC 막(104) 상부에 금속 라인 영역 마스크 형성을 위해 포토레지스트막(106)을 증착시킨다. 이어 상기 반도체 기판 BARC 막(104) 상부에 도포된 포토레지스트를 포토리소그래피(Photo lithography) 공정 및 식각 공정을 통하여 패터닝(Patterning)시킨다.
그런 후, 도 1b에서와 같이 상기 패터닝된 포토레지스트막(106)을 금속 라인 마스크로 하여 상기 금속 라인이 증착될 트렌치 영역에 드러난 BARC막(104)과 층간 절연막(Inter Metal Dielectrics :IMD)(100)을 식각시켜 금속 라인 증착을 위한 트렌치를 형성시키고, 패터닝된 포토레지스트막(106)과 리세스(recess) PR(102)를 제거하여 비아홀 및 트렌치 내 구리를 증착시켜 금속라인을 형성하게 된다.
그러나, 상기한 바와 같은 종래 금속라인 형성 방법에서는 상기 도 1b에서 보여지는 바와 같이 트렌치 형성 시 패터닝된 포토레지스트막(106)의 상부와 양측벽부분(108)이 층간 절연막 식각(IMD RIE) 수행으로 인해 하드닝(hardening) 되어지기 때문에 후속되는 포토레지스트막 제거를 위한 트렌치 에슁(Trench ashing) 공정 시 잔존 포토레지스트막 제거시간이 많이 소요되며, 완전히 제거도 어려운 문제점이 있었다. 또한 이와 같이 포토레지스트막 제거를 위한 트렌치 에슁 공정 시간이 증가함에 따라 비아홀 모서리 부위가 둥글게 되는 보잉(bowing)현상도 유발되는 문제점이 있었다.
따라서, 본 발명의 목적은 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성 방법으로서, (a)반도체 기판 상 다층 배선을 연결하는 비아홀 상부에 BARC 막 및 포토레지스트막을 차례로 증착시키는 단계와, (b)상기 포토레지스트막을 패터닝하여 상기 비아홀 상부의 금속라인 증착용 트렌치 형성을 위한 마스크로 형성시키는 단계와, (c)상기 패터닝된 포토레지스트막 마스크로 상기 BARC 막과 층간 절연막(IMD)을 일정 깊이 만큼 식각하여 트렌치를 형성시키는 단계와, (d)상기 층간 절연막 식각 공정 후 반도체 기판 상부의 포토레지스트막 마스크의 하드닝(hardening)된 부분을 사전 제거시키는 단계와, (e)상기 사전 제거 후 잔존하는 포토레지스트막을 트렌치 에슁 공정을 통해 제거시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2b는 본 발명의 실시 예에 따른 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성 공정 수순도를 도시한 것이다. 이하 상기 도 2a 내지 도 2b를 참조하여 본 발명의 트렌치 형성 공정을 상세히 설명하기로 한다.
먼저 금속라인 증착용 트렌치 형성을 위한 층간 절연막 식각(IMD RIE) 후에는 상기 도 1b에서와 같이 트렌치 형성 마스크로 사용된 패터닝된 포토레지스트막(106)의 상부(108) 및 측벽부(108)와 비아홀내 매립된 리세스(recess) PR(102)를 따라 형성되는 폴리머(110)가 하드닝되어짐은 전술한 바와 같다.
이에 따라 본 발명에서는 트렌치 식각 공정 후 상기 도 1b에서와 같이 하드닝된 포토레지스트막(108)과 리세스(recess) PR 주위의 층간 절연막(IMD)(100) 식각의 부산물로 생성되는 폴리머(110)에 대해 비활성 가스인 Ar과 O2 혼합가스를 이용한 후식각처리(Post Etch Treatment :PET) 공정을 수행하여 포토레지스트막 및 폴리머 상 하드닝된 부분(108, 110)을 사전 제거시켜 주게 된다. 이때 상기 포토레지스트막 및 폴리머 상 하드닝된 부분의 후식각처리는 상기 트렌치 형성을 위한 층간 절연막(100) 식각 후 동일 챔버내에서 연속하여 수행되도록 하여 공정을 간소화한다.
도 2a는 상기 트렌치 형성을 위한 층간 절연막 식각 후 포토레지스트막 및 리세스(recess) PR 주위 폴리머상 하드닝된 부분(108, 110)에 대해 포토레지스트막을 완전히 제거시키는 트렌치 에슁(Trench ashing) 공정 전에 Ar/O2 PET 공정을 수행한 단면도를 도시한 것으로, 상기 도 2a에서 보여지는 바와 같이 본 발명의 Ar/O2 PET 공정을 통해 패터닝된 포토레지스트막(106)의 하드닝된 부분(108)과 리세스(recess) PR 주위의 폴리머(110)가 상당부분 사전 제거된 것을 알 수 있다. 이때 위 PET 공정을 수행하기 위한 Ar/O2의 가스유량은 약 10:1 정도로 혼합된다.
이어 도 2b에서와 같이 트렌치 형성을 위한 층간 절연막 식각 후 후식각 처리 공정 후에도 잔존하는 패터닝된 포토레지스트막(106)과 비아홀내 리세스(recess) PR(102)를 트렌치 에슁 공정을 통해 완전히 제거시켜 구리 등의 금속라인 증착을 위한 트렌치 및 비아홀을 형성시키게 된다.
이때, 본 발명에서는 상기 트렌치 에슁 공정 전 Ar/O2 PET 공정을 통한 하드닝된 포토레지스트막(108) 및 폴리머(110)의 사전 제거를 통해 잔존 포토레지스트막(106) 및 리세스(recess) PR(102)를 완전 제거시키는 트렌치 에슁 공정에서의 공정 시간이 감소하게 되며, 또한 트렌치 에슁공정 시간의 감소로 인해 비아홀 모서리 영역에서의 보잉(bowing) 현상을 억제시켜 상기 도 2b에서 보여지는 바와 같은 정밀한 모서리(200) 모양의 비아홀을 형성시킬 수 있게 된다.
상기한 바와 같이 본 발명에서는 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성에 있어서, 트렌치 형성을 위한 층간 절연막 식각 공정 후 트랜치 형성을 위한 마스크로 사용된 포토레지스트막 및 리세스(recess) PR 주위의 폴리머상 하드닝된 부분을 Ar/O2의 혼합가스를 이용한 후식각처리를 통해 사전 제거시킴으로써, 후속 트렌치 에슁공정에서 잔존 포토레지스트의 존재 가능성을 낮추며, 또한 후속 트렌치 에슁공정 시간을 단축시켜 비아홀 모서리 영역에서의 보잉현상 발생도 방지시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성에 있어서, 트렌치 형성을 위한 층간 절연막 식각 공정 후 트랜치 형성을 위한 마스크로 사용된 포토레지스트막 및 리세스(recess) PR 주위의 폴리머상 하드닝된 부분을 Ar/O2의 혼합가스를 이용한 후식각처리를 통해 사전 제거시킴으로써, 후속 트렌치 에슁공정에서 잔존 포토레지스트의 존재 가능성을 낮추는 이점이 있으며, 또한 후속 트렌치 에슁공정 시간을 단축시켜 비아홀 모서리 영역에서의 보잉현상 발생도 방지시킬 수 있는 이점이 있다.
Claims (4)
- 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성 방법에 있어서,(a)층간 절연막이 형성된 반도체 기판 상 다층 배선을 연결하는 비아홀 상부에 BARC 막 및 포토레지스트막을 차례로 증착시키는 단계와,(b)상기 포토레지스트막을 패터닝하여 상기 비아홀 상부의 금속라인 증착용 트렌치 형성을 위한 마스크로 형성시키는 단계와,(c)상기 패터닝된 포토레지스트막 마스크로 상기 BARC 막과 상기 층간 절연막을 일정 깊이 만큼 식각하여 트렌치를 형성하는 단계와,(d)상기 트렌치 형성 후, 상기 반도체 기판 상부의 상기 패터닝된 포토레지스트막 마스크의 하드닝(hardening)된 부분을 사전 제거시키는 단계와,(e)상기 사전 제거 후 잔존하는 상기 포토레지스트막을 에슁 공정을 통해 제거시키는 단계를 포함하는 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성방법.
- 제1항에 있어서,상기 (d)단계에서 상기 하드닝된 포토레지스트막의 제거는, 비활성 가스인 Ar과 산소의 혼합가스를 이용한 후식각 처리에 의해 수행되는 것을 특징으로 하는 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성방법.
- 제2항에 있어서,상기 후식각 처리는, 상기 트렌치 형성을 위한 층간 절연막 식각 후 동일 챔버내에서 연속하여 수행되는 것을 특징으로 하는 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성방법.
- 제1항에 있어서,상기 (d)단계의 포토레지스트막 하드닝 부분의 사전 제거 공정 시 상기 비아홀내 리세스(recess) PR 주위의 폴리머상 하드닝된 부분도 함께 제거되는 것을 특징으로 하는 듀얼 다마신 공정에서 금속라인 증착을 위한 트렌치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048558A KR100701384B1 (ko) | 2005-06-07 | 2005-06-07 | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048558A KR100701384B1 (ko) | 2005-06-07 | 2005-06-07 | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100701384B1 true KR100701384B1 (ko) | 2007-03-28 |
Family
ID=41565178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048558A KR100701384B1 (ko) | 2005-06-07 | 2005-06-07 | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701384B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002119A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정에 의한 비아홀 형성 방법 |
-
2005
- 2005-06-07 KR KR1020050048558A patent/KR100701384B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002119A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정에 의한 비아홀 형성 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020030002119 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713402B2 (en) | Methods for polymer removal following etch-stop layer etch | |
| US7129162B2 (en) | Dual cap layer in damascene interconnection processes | |
| US7157366B2 (en) | Method of forming metal interconnection layer of semiconductor device | |
| KR100421154B1 (ko) | 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법 | |
| KR100386622B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| CN107731739B (zh) | 半导体结构的形成方法 | |
| US6458705B1 (en) | Method for forming via-first dual damascene interconnect structure | |
| US8017517B2 (en) | Dual damascene process | |
| US20030181034A1 (en) | Methods for forming vias and trenches with controlled SiC etch rate and selectivity | |
| US11018052B2 (en) | Interconnect structure and method of forming the same | |
| US20060063308A1 (en) | Method for cleaning semiconductor device having dual damascene structure | |
| US6900123B2 (en) | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| CN113782486B (zh) | 半导体结构及其形成方法 | |
| KR100701384B1 (ko) | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 | |
| US7276439B2 (en) | Method for forming contact hole for dual damascene interconnection in semiconductor device | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| KR100755126B1 (ko) | 반도체소자의 구리배선 형성 방법 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100470197B1 (ko) | 금속배선 저항을 줄이는 다마신 방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100741924B1 (ko) | 폴리머를 이용한 듀얼 다마신 공정 | |
| KR100821814B1 (ko) | 구리 상감법에 의한 금속배선 형성방법 | |
| KR100729032B1 (ko) | 반도체 장치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |