KR20030002119A - 듀얼 다마신 공정에 의한 비아홀 형성 방법 - Google Patents
듀얼 다마신 공정에 의한 비아홀 형성 방법 Download PDFInfo
- Publication number
- KR20030002119A KR20030002119A KR1020010038860A KR20010038860A KR20030002119A KR 20030002119 A KR20030002119 A KR 20030002119A KR 1020010038860 A KR1020010038860 A KR 1020010038860A KR 20010038860 A KR20010038860 A KR 20010038860A KR 20030002119 A KR20030002119 A KR 20030002119A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- film
- forming
- interlayer insulating
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000009977 dual effect Effects 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 24
- 238000009832 plasma treatment Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000002904 solvent Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000035622 drinking Effects 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 23
- 230000003667 anti-reflective effect Effects 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract 1
- 239000006117 anti-reflective coating Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 유기반사방지막과 감광막의 경화로 인한 비아저항 증가를 억제하도록 한 듀얼 다마신 공정에 의한 비아홀 형성 방법에 관한 것으로, 제 1 금속배선상에 제 1, 2 층간절연막을 차례로 형성하는 단계, 상기 제 1, 2 층간절연막을 선택적으로 식각하여 상기 제 1 금속배선이 드러나는 비아홀을 형성하는 단계, 상기 비아홀의 바닥까지 매립되도록 상기 제 2 층간절연막상에 유기반사방지막을 형성하는 단계, 상기 유기반사방지막상에 감광막을 이용한 트렌치 마스크를 형성하는 단계, 상기 트렌치 마스크를 이용한 상기 유기반사방지막과 제 2 층간절연막의 식각에 의해 상기 비아홀 상부에 트렌치를 형성하는 단계, 상기 트렌치 형성후 상기 비아홀 바닥에 잔류하는 경화물을 제거하는 제 1 플라즈마 처리 단계, 및 상기 트렌치 마스크를 스트립하는 제 2 플라즈마 처리 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 듀얼 다마신 공정에 의한 비아홀(Via hole) 형성 방법에 관한 것이다.
최근에 반도체소자의 집적도가 증가함에 따라 다층 금속배선(Multi-metal interconnects) 구조가 요구되고 있다. 이러한 다층 금속배선을 효율적으로 제조하기 위해 다마신 공정(Damascene process)이 제안되었는데, 특히 듀얼 다마신 공정이 주로 적용되고 있다.
이러한 듀얼 다마신 공정은 금속배선외에 비트 라인 또는 워드라인 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
듀얼 다마신 공정은 크게 비아 퍼스트법(Via first)과 트렌치 퍼스트법(Trench first)으로 구분되는데, 비아 퍼스트법은 절연막(Dielectric layer)을 사진 및 식각으로 식각하여 비아홀(via hole)을 먼저 형성한 후, 절연막을 다시 식각하여 비아홀 상부에 트렌치(Trench)를 형성하는 방법이다.
그리고, 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비아홀을 형성하는 방법이다.
상기한 두 방법 중 비아 퍼스트법이 주로 적용되고 있다.
그리고, 반도체 소자의 제조 공정에서 다층 금속배선의 알루미늄(Al)과 같은 금속막은 표면 반사율이 매우 높기 때문에 금속막을 패터닝하기 위한 사진공정시 빛의 산란이 발생하여 금속막에 노칭(Notching) 및 씨닝(Thinning) 문제가 발생된다.
이러한 문제는 반도체 소자가 고집적화됨에 따라 금속배선의 폭이 감소되기 때문에 더욱 심하게 나타나기 때문에, 이를 방지하기 위하여 금속막상에 반사 방지막(Anti Reflective Coating; ARC)을 형성한다.
도 1a 내지 도 1d는 종래기술에 따른 다층 금속배선의 제조 방법을 도시한 공정 단면도이다.
도 1a 내지 도 1d는 종래기술에 따른 다층 금속배선의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 제 1 금속배선(11)을 형성한 후, 제 1 금속배선 (11)상에 제 1 식각배리어막(12), 제 1 층간절연막(13), 제 2 식각배리어막(14), 제 2 층간절연막(15), 제 3 식각배리어막(16)을 차례로 형성하고, 제 3 식각배리어막(16)상에 제 1 유기반사방지막(17)을 형성한다.
그리고, 제 1 유기반사방지막(17)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(18)를 형성한 후, 비아홀 마스크(18)를 이용하여 제 1 유기반사방지막(17)을 먼저 식각한 후, 제 3 식각배리어막(16), 제 2층간절연막(15), 제 2 식각배리어막(14), 제 1 층간절연막(13)을 순차적으로 식각하여 제 1 식각배리어막(12)의 표면이 드러나는 비아홀(19)을 형성한다.
도 1b에 도시된 바와 같이, 제 1 유기반사방지막(17)과 비아홀마스크(18)를 제거한 후, 전면에 제 2 유기반사방지막(20)을 형성하고, 연속해서 제 2 유기반사방지막(20)상에 감광막을 도포한 후 감광막을 노광 및 현상하여 트렌치 마스크(21)를 형성한다.
이 때, 트렌치 마스크(21)는 도 1a의 비아홀마스크(18)보다 선폭이 크며, 비아홀 바닥에 제 2 유기반사방지막과 감광막이 잔류한다.
도 1c에 도시된 바와 같이, 트렌치 마스크(21)를 이용하여 제 2 유기반사방지막(20)을 먼저 식각한 후, 제 2 식각배리어막(14)에서 식각이 멈추도록 순차적으로 제 3 식각배리어막(16), 제 2 층간절연막(15)를 식각하여 비아홀(19)보다 넓은 트렌치(22)를 형성한다. 이 때, 비아홀(19) 내에 드러난 제 1 식각배리어막(12)상에 잔류하던 제 2 유기반사방지막과 감광막이 경화된다(이하 경화물(A)이라 한다)
계속해서, 트렌치 마스크(21)인 감광막을 스트립하는데, 이 때, 산소 플라즈마 및 솔벤트 계열의 습식 방식을 이용하여 트렌치 마스크(21)를 제거함과 동시에 경화물(A)을 제거한다.
도 1d에 도시된 바와 같이, 제 2 식각배리어막(14)를 식각마스크로 하여 제 1 금속배선(11) 상의 제 1 식각배리어막(12)을 식각하여 제 1 금속배선(11)의 표면을 노출시킨다.
그러나, 상술한 종래기술은 트렌치 식각 공정시 비아홀 내에 드러난 하부 제1 금속배선의 손실을 보호하기 위해 비아홀 내부에 매립시켰던 유기반사방지막 및 감광막이 트렌치 식각중에 경화되어 통상적인 산소플라즈마 방식 및 솔벤트 계열의 습식 방식에 의한 세정 방법으로는 완벽하게 제거하기가 매우 어렵다(도 2 참조).
이로 인해, 비아의 저항을 증가시키는 등 전기적 특성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 비아홀 식각후 비아홀내에 잔류하는 유기반사방지막 및 감광막으로 인한 비아 저항 증가를 방지하는데 적합한 듀얼 다마신 공정에 의한 비아홀 형성 방법을 제공하는데 그 목적이 있다.
먼저 깊은 비아 식각후에 트렌치 공정진행시 비아홀 내부에 매립된 유기계 하부반사방지막 물질 및 감광막이 하드닝되어 제거가 매우 어려운 문제를 해결하기 위해 비아식각후에 인시튜로 NF3/O2/Ar2플라즈마를 사용하여 경화된 이러한 물질을 대부분 제거한 다음에 통상적인 산소 플라즈마 및 솔벤트 용액를 사용하는 세정 공정 방식을 사용한다.
통상방식,,,,비아식각을 위한 사진, 비아퍼스트식각, 트렌치 마스크 및 식각, 산소 감광막 스트립, 솔벤트 세정, 에치 배리어 제거를 위한 질화막 식각
본발명 비아식각을 위한 사진, 비아퍼스트 식각, 트렌치 마스크 및 식각, NF3,/O2/Ar2플라즈마를 사용하여 경화된 이러한 물질을 대부분 제거,,산소 감광막 스트립 및 솔벤트 세정, 에치 배리어 제거를 위한 질화막 식각,
도 1a 내지 도 1d는 종래기술에 따른 듀얼 다마신 공정에 의한 비아홀 형성 방법을 나타낸 공정 단면도,
도 2는 종래기술에 따른 산소 스트립후 제거되지 않은 경화 물질을 도시한 도면,
도 3은 본 발명의 실시예에 따른 듀얼 다마신 공정에 의한 비아홀 형성 방법을 도시한 공정 흐름도,
도 4a 내지 도 4d는 도 3에 따른 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 제 1 금속배선 32 : 제 1 식각배리어막
33 : 제 1 층간절연막 34 : 제 2 식각배리어막
35 : 제 2 층간절연막 36 : 제 3 식각배리어막
37 : 제 1 유기반사방지막 38 : 비아홀 마스크
39 : 비아홀 40 : 제 2 유기반사방지막
41 : 트렌치 마스크 42 : 트렌치
상기의 목적을 달성하기 위한 본 발명의 비아홀 형성 방법은 제 1 금속배선상에 제 1, 2 층간절연막을 차례로 형성하는 단계, 상기 제 1, 2 층간절연막을 선택적으로 식각하여 상기 제 1 금속배선이 드러나는 비아홀을 형성하는 단계, 상기 비아홀의 바닥까지 매립되도록 상기 제 2 층간절연막상에 유기반사방지막을 형성하는 단계, 상기 유기반사방지막상에 감광막을 이용한 트렌치 마스크를 형성하는 단계, 상기 트렌치 마스크를 이용한 상기 유기반사방지막과 제 2 층간절연막의 식각에 의해 상기 비아홀 상부에 트렌치를 형성하는 단계, 상기 트렌치 형성후 상기 비아홀 바닥에 잔류하는 경화물을 제거하는 제 1 플라즈마 처리 단계, 및 상기 트렌치 마스크를 스트립하는 제 2 플라즈마 처리 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 제 1 플라즈마 처리 단계는, 5sccm~15sccm의 NF3, 10sccm∼100sccm의 O2, 500sccm∼2000sccm의 Ar, He 또는 Xe 중 어느 하나의 비활성가스를 혼합한 플라즈마를 이용하되, 100mtorr∼1000mtorr의 압력하에서 이루어짐을 특징으로 하고, 또한 상기 제 1 플라즈마 처리 단계는, SF6또는 CF4플라즈마에 산소를 함유시킨 플라즈마를 이용하여 이루어짐을 특징으로 한다.
바람직하게, 상기 제 2 플라즈마 처리 단계는, 산소 플라즈마 처리하는 단계, 및 솔벤트를 이용한 세정 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 듀얼 다마신 공정에 따른 비아홀 형성 방법을 도시한 공정 흐름도이다.
도 3에 도시된 바와 같이, 하부층(금속배선)을 노출시키는 비아홀을 형성한 후, 전면에 트렌치 식각을 위한 사진공정시 빛의 산란을 방지하기 위한 유기반사방지막을 도포한다(100∼101).
계속해서, 유기반사방지막상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 트렌치 마스크를 형성한 후, 트렌치 마스크를 이용하여 트렌치를 형성한다(102). 이 때, 비아홀 바닥에 유기반사방지막 및 감광막이 잔류하며, 이들은 트렌치 형성시 경화된다.
계속해서, NF3/O2/Ar 플라즈마를 이용하여 트렌치 형성시 비아홀내에서 경화된 유기반사방지막 및 감광막을 제거한 후(103), 산소 플라즈마를 이용하여 트렌치 마스크인 감광막을 스트립하고 솔벤트를 이용하여 세정한다(104).
계속해서, 트렌치내에 잔류하는 식각배리어막을 제거한다(105).
도 4a 내지 도 4d는 도 3에 따른 공정 단면도이다.
도 4a에 도시된 바와 같이, 제 1 금속배선(31)을 형성한 후, 제 1 금속배선 (31)상에 제 1 식각배리어막(32), 제 1 층간절연막(33), 제 1 식각배리어막(34), 제 2 층간절연막(35), 제 2 식각배리어막(36)을 차례로 형성하고, 제 2 식각배리어막(36)상에 제 1 유기반사방지막(37)을 형성한다.
여기서, 제 1, 2 층간절연막(33, 35)은 PECVD에 의한 SiON, USG, HDP에 의한 산화막을 이용하고, 제 1, 2, 3 식각배리어막(32, 33, 35)은 PE-질화막, SiON, Si3N4중에서 선택된 어느 하나이되, 100Å∼2000Å의 두께로 증착된다.
그리고, 제 1 유기반사방지막(37)은 300Å∼2000Å의 두께로 증착되며, 제1금속배선(31)은 알루미늄이나 구리를 이용한다.
계속해서, 유기반사방지막(37)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(38)를 형성한 후, 비아홀 마스크(38)를 이용하여 제 1 유기반사방지막(37), 제 3 식각배리어막(36), 제 2 층간절연막(35), 제 2 식각배리어막(34), 제 1 층간절연막(33)을 순차적으로 식각하여 제 1 식각배리어막(32)의 표면이 드러나는 비아홀(39)을 형성한다.
도 4b에 도시된 바와 같이, 제 1 유기반사방지막(37)과 비아홀마스크(38)를제거한 후, 전면에 제 2 유기반사방지막(40)을 형성하고, 연속해서 제 2 유기반사방지막(40)상에 감광막을 도포한 후 감광막을 노광 및 현상하여 트렌치 마스크(41)를 형성한다.
이 때, 트렌치 마스크(41)는 비아홀마스크(38)보다 선폭이 크다.
도 4c에 도시된 바와 같이, 트렌치 마스크(41)를 이용하여 제 2 유기반사방지막(40)을 먼저 식각한 후, 제 2 식각배리어막(34)에서 식각이 멈추도록 순차적으로 제 3 식각배리어막(36), 제 2 층간절연막(35)을 식각하여 비아홀(39)보다 넓은 트렌치(42)를 형성한다.
이 때, 비아홀(39) 내에 매립시켰던 제 2 유기반사방지막(40) 및 감광막이 트렌치 식각중에 경화된다('B').
이러한 경화물(B)을 제거하기 위해 트렌치(42) 형성후 인시튜(In-situ)로 NF3/O2/Ar 플라즈마 처리하고, 연속해서 산소 플라즈마를 이용하여 트렌치 마스크(41)인 감광막을 스트립하고 솔벤트를 이용하여 세정한다.
여기서, NF3/O2/Ar 플라즈마 처리시, 5sccm~15sccm의 NF3, 10sccm∼100sccm의 O2, 500sccm∼2000sccm의 Ar을 혼합하여 플라즈마를 발생시키고, 100mtorr∼1000mtorr의 압력하에서 이루어진다. 그리고, Ar외에 He 또는 Xe를 이용할 수 있다.
경화된 물질을 제거하기 위한 다른 방법으로는 SF6또는 CF4플라즈마에산소(O2)를 함유시킨 플라즈마를 사용할 수 있다.
도 4d에 도시된 바와 같이, 제 2 식각배리어막(34)를 식각마스크로 하여 제 1 금속배선(31)상의 제 1 식각배리어막(32)을 식각한다.
상술한 바와 같이, 본 발명의 실시예에서는 트렌치 식각시 경화된 물질을 제거하기 위해 감광막 스트립전에 NF3/O2/Ar 플라즈마 처리 또는 산소가 함유된 SF6또는 CF4플라즈마 처리를 이용한다.
도면에 도시되지 않았지만, 트렌치(42)에 TiN, TaN, WN과 같은 확산방지막과 제 2 금속배선용 금속막을 형성한 후, 에치백이나 화학적기계적연마를 실시하여 트렌치에 매립되는 제 2 금속배선과 제 2 금속배선과 제 1 금속배선을 접속시키기 위한 비아를 동시에 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 듀얼 다마신 공정에 의한 비아 퍼스트 식각시 경화된 감광막의 제거가 용이하므로써 비아 저항 증가를 억제하여 보다 안정화된 금속배선 공정을 구현할 수 있는 효과가 있다.
Claims (7)
- 비아홀 형성 방법에 있어서,제 1 금속배선상에 제 1, 2 층간절연막을 차례로 형성하는 단계;상기 제 1, 2 층간절연막을 선택적으로 식각하여 상기 제 1 금속배선이 드러나는 비아홀을 형성하는 단계;상기 비아홀의 바닥까지 매립되도록 상기 제 2 층간절연막상에 유기반사방지막을 형성하는 단계;상기 유기반사방지막상에 감광막을 이용한 트렌치 마스크를 형성하는 단계;상기 트렌치 마스크를 이용한 상기 유기반사방지막과 제 2 층간절연막의 식각에 의해 상기 비아홀 상부에 트렌치를 형성하는 단계;상기 트렌치 형성후 상기 비아홀 바닥에 잔류하는 경화물을 제거하는 제 1 플라즈마 처리 단계; 및상기 트렌치 마스크를 스트립하는 제 2 플라즈마 처리 단계를 포함하여 이루어짐을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 상기 제 1 플라즈마 처리 단계는,5sccm~15sccm의 NF3, 10sccm∼100sccm의 O2, 500sccm∼2000sccm의 Ar, He 또는 Xe 중 어느 하나의 비활성가스를 혼합한 플라즈마를 이용하되, 100mtorr∼1000mtorr의 압력하에서 이루어짐을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 제 1 항에 있어서,상기 제 1 플라즈마 처리 단계는,SF6또는 CF4플라즈마에 산소를 함유시킨 플라즈마를 이용하여 이루어짐을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 제 1 항에 있어서,상기 제 2 플라즈마 처리 단계는,산소 플라즈마 처리하는 단계; 및솔벤트를 이용한 세정 단계를 포함하여 이루어짐을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 제 1 항에 있어서,상기 제 1, 2 층간절연막을 형성하는 단계는,상기 제 1 층간절연막상에 제 1 식각배리어막을 형성하는 단계와, 상기 제 2 층간절연막상에 제 2 식각배리어막을 형성하는 단계를 더 포함함을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 제 5 항에 있어서,상기 제 1, 2 층간절연막은 PECVD에 의한 SiON, USG, HDP에 의한 산화막중에서 선택된 어느 하나를 이용함을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
- 제 5 항에 있어서,상기 제 1, 2 식각배리어막은 PE-질화막, SiON, Si3N4중에서 선택된 어느 하나를 이용하되, 100Å∼2000Å의 두께로 증착되는 것을 특징으로 하는 듀얼 다마신 공정에 의한 비아홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038860A KR20030002119A (ko) | 2001-06-30 | 2001-06-30 | 듀얼 다마신 공정에 의한 비아홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038860A KR20030002119A (ko) | 2001-06-30 | 2001-06-30 | 듀얼 다마신 공정에 의한 비아홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002119A true KR20030002119A (ko) | 2003-01-08 |
Family
ID=27712753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038860A KR20030002119A (ko) | 2001-06-30 | 2001-06-30 | 듀얼 다마신 공정에 의한 비아홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002119A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606532B1 (ko) * | 2003-08-02 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100701384B1 (ko) * | 2005-06-07 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 |
| KR100701779B1 (ko) * | 2005-12-27 | 2007-03-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 형성 방법 |
| KR101005738B1 (ko) * | 2003-07-11 | 2011-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
-
2001
- 2001-06-30 KR KR1020010038860A patent/KR20030002119A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005738B1 (ko) * | 2003-07-11 | 2011-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성방법 |
| KR100606532B1 (ko) * | 2003-08-02 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7371507B2 (en) | 2003-08-02 | 2008-05-13 | Dongbu Electronics Co., Ltd. | Methods for fabricating semiconductor devices |
| KR100701384B1 (ko) * | 2005-06-07 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법 |
| KR100701779B1 (ko) * | 2005-12-27 | 2007-03-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US7179734B2 (en) | Method for forming dual damascene pattern | |
| JPWO2007043634A1 (ja) | 多層配線の製造方法 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100562312B1 (ko) | 반도체 소자 제조 방법 | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR20040077307A (ko) | 다마신 금속 배선 형성방법 | |
| KR20070064965A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20030001061A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| KR20030003331A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20040058944A (ko) | 반도체 소자의 제조 방법 | |
| TW201009928A (en) | Method for fabricating an opening | |
| KR20060062810A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |