KR20030003331A - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR20030003331A
KR20030003331A KR1020010038653A KR20010038653A KR20030003331A KR 20030003331 A KR20030003331 A KR 20030003331A KR 1020010038653 A KR1020010038653 A KR 1020010038653A KR 20010038653 A KR20010038653 A KR 20010038653A KR 20030003331 A KR20030003331 A KR 20030003331A
Authority
KR
South Korea
Prior art keywords
layer
copper wiring
semiconductor device
copper
alox
Prior art date
Application number
KR1020010038653A
Other languages
English (en)
Inventor
이석재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038653A priority Critical patent/KR20030003331A/ko
Publication of KR20030003331A publication Critical patent/KR20030003331A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Abstract

본 발명은 반도체 소자 금속 배선 제조 방법에 있어서, 구리 배선의 EM 신뢰성을 크게 개선 시키는 구리 배선 방법을 제공하기 위해서, 이를 위해 본 발명은, 반도체 소자 금속 배선 제조 방법에 있어서, 'T'형상으로 오픈된 절연막패턴을 형성하는 단계; 상기 절연막패턴 상에 확산방지막 및 구리 배선층을 증착하는 단계; 상기 구리 배선층을 상기 절연막 패턴의 표면이 드러날 때까지 화학기계연마하는 단계; 상기 구리 배선층 상에 선택적 화학기상증착으로 Al층을 증착하는 단계; 상기 구리 배선층의 화학기계연마 이후 화학기상증착으로 Al을 얇게 구리 배선층 위에만 선택적으로 증착하는 단계; 상기 Al층을 산화시켜 상기 Al층의 표면을 치밀한 AlOx층으로 형성하는 단계; 및 상기 AlOx층을 포함하는 결과물상에 보호막을 증착하는 단계를 포함하는 이루어진다.

Description

반도체 소자의 구리 배선 형성 방법 {Method for fabricating copper wiring in semiconductor memory device}
본 발명은 반도체 소자에서 구리 배선 공정에 관한 것으로, 구리 배선을 필요로 하는 모든 소자에 적용 될 수 있다.
반도체 장치 제조 공정중 금속배선 공정은 일반적으로 전도도가 우수한 구리막, 알루미늄막 및 텅스텐막을 증착하고 이를 사진 및 식각 공정을 통해 패터닝하는 방법을 사용하여 왔다. 그러나, 반도체 장치의 고집적화에 따른 패턴의 미세화에 따라 식각 마스크인 포토레지스트 패턴의 단차비(aspect ratio)가 높아져 포토레지스트 패턴이 쓰러지거나, 건식 식각후 금속배선의 부식 발생 등의 문제점이 있다.
그리고, 반도체 장치의 동작 특성 요구에 따른 금속배선 재료의 변화에 따라 새로운 식각 레시피(recipe)를 개발해야 하는 과제를 안고 있다. 특히, 구리막의 경우, 구리(Cu)가 휘발성이 낮은 화합물을 형성하기 때문에 건식 식각 레시피의 개발이 어렵다.
최근에는 이러한 문제점들을 고려하여 층간 절연막에 금속배선이 형성될 골을 형성하고, 금속 증착 및 화학기계적 연마(Chemical Mechanical Polish, 이하 CMP) 공정을 통해 골 내에 금속배선을 매립하는 대머신(Damascene) 금속배선 공정이 개발되었다.
이하 대머신 구리 배선 공정을 자세히 살펴보면, 메탈 컨택 및 라인 패터닝후에 확산 방지막을 증착하고 구리를 씨앗층(seed)으로 증착한 후 일렉트로 플레이트(Electro-Plating) 방식등에 의해 매립시키며, 이후 CMP 공정으로 컨택과 메탈라인 부위만 남기고 구리배선층을 제거한 후 그 위에 절연막이며 보호막(Passivation)으로 SiNx층이나 또는 SiNx층보다 유전율 상수가 더 낮은 SiCx층 등을 증착하는 방식에 의해 구리배선층 공정을 수행한다.
도1a 내지 도1e는 종래 기술에 따른 반도체 장치의 구리배선층 제조 공정도이다.
먼저, 도 1a에 참조하여 살펴보면, 소정공정이 완료된 반도체 기판상에 일련의 포토 및 식각공정을 거쳐, 하부배선(10), 층간절연층(12, 14) 및 식각방지막(11,13)을 증착하고, 'T'형으로 패터닝한다.
이어 도1b에 참조하여 살펴보면, 상기 'T'형 패턴 위에 확산방지막(15)과 구리배선층(16)을 증착한다.
이어 도1c를 참조하여 살펴보면, 상기 구리배선층(16)을 층간절연층이 드러날때 까지 CMP를 실시한다.
이어 도1d에 참조하여 살펴보면, 상기 CMP후 보호막(17)으로 SiNx 또는 SiCx를 증착한다.
이어 도1e에 참조하여 살펴보면, 구리배선층과 보호막간에 CuOx층(18)이 생성된다.
상기, CMP 공정후 구리배선층 표면에 형성된 CuOx층은 막질이 다공성(porous)이라서 구리배선층의 전자 이동현상(Electro-Migration, 이하 EM) 테스트시 구리 원자의 주 확산 경로로 작용해, 구리배선층의 신뢰성을 크게 열화시키게 된다.
이러한 이유로 CMP 공정후 형성된 CuOx층을 다음 보호막 증착전에 제거한후 보호막을 증착하는 등의 방법이 연구되고 있다. 그러나 CuOx을 제거한 후라도 Cu/SiNx나 Cu/SiCx 계면에서 후속 열공정등에 의해 부분적으로 다시 CuOx층이 형성되어 구리배선층의 신뢰성을 크게 떨어 뜨리게 된다.
본 발명은 구리배선층 공정중 CMP 공정후 표면에 형성된 CuOx층을 제거하고, Al층을 얇게 증착한 후, AlOx층을 형성시켜 줌으로서, 구리배선층의 EM 신뢰성을 크게 개선 시키는 반도체 소자의 구리배선층 제작방법을 제공함을 그 목적으로 한다.
도1a 내지 도1e는 종래 기술에 따른 반도체 장치의 구리배선 공정도.
도2a 내지 도2f는 본 발명 기술에 따른 반도체 장치의 구리배선 공정도.
*도면의 주요 부분에 대한 부호의 설명
20 : 하부배선21, 23 : 식각방지막
22, 24 : 절연층25 : 확산방지막
26 : 구리배선층27 : Al층
28 : AlOx층 29 : SiNx 또는 SiCx 층
상기 목적을 당성하기 위해 본 발명은, 반도체 소자 금속 배선 제조 방법에 있어서, 'T'형상으로 오픈된 절연막패턴을 형성하는 단계; 상기 절연막패턴 상에 확산방지막 및 구리 배선층을 증착하는 단계; 상기 구리 배선층을 상기 절연막 패턴의 표면이 드러날 때까지 화학기계연마하는 단계; 상기 구리 배선층 상에 선택적 화학기상증착으로 Al층을 증착하는 단계; 상기 구리 배선층의 화학기계연마 이후 화학기상증착으로 Al을 얇게 구리 배선층 위에만 선택적으로 증착하는 단계; 상기 Al층을 산화시켜 상기 Al층의 표면을 치밀한 AlOx층으로 형성하는 단계; 및 상기 AlOx층을 포함하는 결과물상에 보호막을 증착하는 단계를 포함하는 이루어진다.
본 발명은 구리배선층의 CMP 공정후 표면에 형성된 CuOx층을 제거하고 그 위에 Al층을 얇게 증착한 후 Al층을 산화시켜 치밀한 AlOx층을 형성시켜 줌으로써 Cu/SiNx나 Cu/SiCx 계면이 아닌 Cu/AlOx/SiNx나 Cu/AlOx/SiCx등의 계면을 만들어주어 결합력 향상 및 구리 원자가 치밀한 AlOx층내에서 확산이 거의 일어나지 않아 구리배선층의 EM 신뢰성을 크게 개선 시키게 하는데 목적이 있다.
앞에서 구리 증착층의 CMP 공정후 표면에 형성된 CuOx층을 제거하고 Al층을 증착하는 것은 다음과 같은 기술적 원리에 의해 행해진다. 표면에 형성된 CuOx층은 고진공 장비에서 H 또는 F을 함유하는 가스를 사용해서 CuOx의 O을 환원시키고, 인시츄로 CVD방법으로 Al을 매우 얇게 증착한다.
CVD방법으로 증착된 Al은 선택적 증착 특성을 갖고 있기 때문에 절연막내에 노출된 구리배선층 표면층 위에서만 증착되고, 실리콘 옥사이드 등의 절연막층에는 증착되지 않는다. 이때 Cu 표면에 잔여하는 CuOx가 있더라도 그 위에 증착된 Al의 O와의 반응성이 더욱 커서 CuOx를 Cu로 환원시키게 된다. 증착후 N2O나 O2등의 가스 분위기에서 열처리나 플라즈마 처리를 하여 Al을 AlOx층으로 산화시켜 치밀한 산화막을 형성시킨후 절연막이나 보호막을 증착한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도2a 내지 도2f는 본 발명에 의해, 대머신 구리배선층 제조 방법의 보여 주는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 소정공정이 완료된 반도체기판상에 일련의 포토 및 식각공정을 거쳐, 하부배선(20), 층간절연층(22, 24) 및식각방지막(21,23)을 증착하고 'T' 형으로 패터닝한다.
이어서 도2b에 도시된 바와 같이, 상기 'T'형으로 패터닝한 구조에 확산방지막(25)을 증착한 후 구리배선층(26)을 증착한다. 여기서 확산방지막(25)으로는 TiN, Ti/TiN, Ta, TaNx, Ta/TaNx, Wnx, TiSiN 또는 TaSiN 중에서 선택된 하나를 사용한다.
이어서 도2c에 도시된 바와 같이, 상기 구리배선층(26)이 층착된 반도체 기판을 층간절연층(24)이 드러날 때 까지 CMP를 실시한다.
이어서 도2d에 도시된 바와 같이, 상기 구리배선층 CMP후 화학기상증착으로 Al층(27)을 구리배선층(26) 위에만 선택적으로 10 ~ 100 Å 범위내에서 증착한다.
이 때, 상기 구리배선층 CMP후 Al층(27)을 증착하기 전에 구리배선층 표면에 형성된 CuOx층은 고진공 장비등에서 H, F 등을 함유한 가스로 CuOx등을 Cu로 환원시키는 공정을 추가할 수 있다. 상기 CuOx층 환원 및 Al층 증착은 인시츄(in-situ)로 하되, 구리 오염등을 막기 위해 다른 챔버에서 진행한다.
Al층(27)을 증착할 시에 선택적 증착 특성을 갖는 증착 전구체(precursor)로 DMAH(dimethyl aluminum hydride, 디메틸 아루미늄 하이드라이드) 또는 DMEAA(dimethyl ethylamine alane, 디메틸 에틸 아민 알란)을 사용한다.
상기 CVD 방법으로 Al층(27) 증착은 선택적 증착 특성을 갖고 있기 때문에 층간절연막 내에 노출된 구리배선층 표면 위에서만 증착되고, 실리콘 옥사이드등의 층간절연층에는 증착되지 않는다. 이때 Cu 표면에 잔여하는 CuOx가 있더라도 그 위에 증착된 Al층이 O와의 반응성이 더욱 커서 CuOx를 Cu로 환원된다.
또한 상기 구리배선층 CMP 공정시 형성된 스크래치(scratch)나 부식(erosion)등에 의한 구리배선층 높이 하강을 Al층(27)이 증착되면서 매꾸어 주는 보완 역활도 한다.
이어서 도2e에 도시된 바와 같이, 상기 Al층(27)을 증착한 후 N2O나 O2등의 산소 가스 분위기에서 플라즈마 처리를 통해 Al층(27)의 표면을 치밀한 AlOx층(28)으로 형성한다. AlOx층(28)을 형성하여 주는 것은 인시츄(in-situ)로 다른 챔버에서 플라즈마 처리를 하거나 익스시츄(ex-situ)로 다른 외부 장비에서 진행하는 것이 모두 가능하다.
여기서, 또다른 방법으로는, Al층(28) 증착을 10 ~ 30Å 범위로 조절하여 증착한후, 대기중에서 Al 자연 산화막(Nztive Oxide)층이 20 ~ 30 Å 정도 되게 하여 추가적 플라즈마 처리 없이도 충분한 구리배선층과 보호막간의 계면 역활을 하게 할 수도 있다.
또한, 증착된 Al층(27)을 30 ~ 100 Å 정도로 조절하여 증착한후, Al 증착층의 표면 일부는 AlOx로 플라즈마를 이용해거나 또는 자연 산화막으로 형성 시키고, 하부는 순수 Al층으로 남아 있도록 하여 Cu/Al/AlOx/보호막의 적층순으로 되도록 하여 후속 공정시 추가 AlOx 형성등이 일어날 때 하부 Al층에서 재 산화가 일어나 AlOx을 형성하도록 하는 방법도 있다.
이어서 도2f에 도시된 바와 같이 SiNx층이나 SiCx층으로 보호막(passivation)(29)을 증착한다. 구리배선층 위에 AlOx을 형성후 보호막으로 SiNx, SiCx나 저유전체 특성을 가진 여러막들이 증착되어 일련의 구리배선층 공정을 완료하며, 이때 구리배선층과 보호막 사이 치밀한 AlOx층이 Cu 와 보호막의 결합력을 향상시켜, 이후 추가 CMP 공정등에서 층간절연층내에서 구리배선층이 떨어지는 현상들을 크게 억제하는 역할을 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 대머신 방법을 이용한 구리배선층의 CMP 공정후 표면에 형성된 CuOx층을 제거하고 그 위에 Al층을 증착한 후, AlOx층을 형성시켜 줌으로써 결합력 향상 및 구리 원자가 AlOx층내에서 확산이 거의 일어나지 않아 구리배선층의 EM 신뢰성을 크게 개선시킬 수 있다.

Claims (10)

  1. 반도체 소자 금속 배선 제조 방법에 있어서,
    'T'형상으로 오픈된 절연막패턴을 형성하는 단계;
    상기 절연막패턴 상에 확산방지막 및 구리 배선층을 증착하는 단계;
    상기 구리 배선층을 상기 절연막 패턴의 표면이 드러날 때까지 화학기계연마하는 단계;
    상기 구리 배선층 상에 선택적 화학기상증착으로 Al층을 증착하는 단계;
    상기 구리 배선층의 화학기계연마 이후 화학기상증착으로 Al을 얇게 구리 배선층 위에만 선택적으로 증착하는 단계;
    상기 Al층을 산화시켜 상기 Al층의 표면을 치밀한 AlOx층으로 형성하는 단계; 및
    상기 AlOx층을 포함하는 결과물상에 보호막을 증착하는 단계
    를 포함하는 반도체 소자의 구리 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 Al층의 산화는 플라즈마 처리 또는 자연산화를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  3. 제 2 항에 있어서,
    상기 플라즈마 처리는 N2O, O2등을 함유한 가스를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  4. 제 2 항 또는 제 3항에 있어서,
    상기 플라즈마 처리는 인시츄로 다른 쳄버에서 플라즈마 처리를 하거나 익스시츄로 다른 외부 장비에서 진행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 Al층을 형성하기 전에 상기 구리 배선층의 표면에 생성된 자연산화막을제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 보호막으로 SiNx 또는 SiCx를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 Al층은 10 ~ 100Å 범위로 증착하는 것을 특징으로 하는 반도체 소자의구리 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 Al층의 증착시 선택적 증착 특성을 갖는 화학기상증착 Al 전구체로 DMAH 또는 DMEAA를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  9. 제 2 항에 있어서,
    상기 Al층은 10 ~ 30 Å 범위로 증착한 후, 대기중에서 상기 AlOx층을 20 ~ 30 Å 범위로 되게 하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  10. 제 1 항에 있어서,
    상기 확산 방지막으로는 TiN, Ti/TiN, Ta, TaNx, Ta/TaNx, WNx, TiSiN 또는 TaSiN 중 선택된 하나를 사용하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020010038653A 2001-06-30 2001-06-30 반도체 소자의 구리 배선 형성 방법 KR20030003331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038653A KR20030003331A (ko) 2001-06-30 2001-06-30 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038653A KR20030003331A (ko) 2001-06-30 2001-06-30 반도체 소자의 구리 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030003331A true KR20030003331A (ko) 2003-01-10

Family

ID=27712583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038653A KR20030003331A (ko) 2001-06-30 2001-06-30 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030003331A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519169B1 (ko) * 2003-05-09 2005-10-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100752195B1 (ko) * 2006-09-08 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519169B1 (ko) * 2003-05-09 2005-10-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7407881B2 (en) 2004-07-09 2008-08-05 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
KR100752195B1 (ko) * 2006-09-08 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Similar Documents

Publication Publication Date Title
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
KR101231019B1 (ko) 집적회로장치 제조방법
US7319071B2 (en) Methods for forming a metallic damascene structure
KR0134122B1 (ko) 반도체 디바이스
US20040219783A1 (en) Copper dual damascene interconnect technology
KR100652334B1 (ko) 캡층을 갖는 반도체 상호연결 구조물 상에 금속층을피착하는 방법
US6130157A (en) Method to form an encapsulation layer over copper interconnects
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
US20020167089A1 (en) Copper dual damascene interconnect technology
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
KR100614782B1 (ko) 이중 다마신 구조를 포함하는 집적회로 제조방법 및 집적회로
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR20020076810A (ko) 반도체소자의 구리 배선 제조방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP4457884B2 (ja) 半導体装置
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100282231B1 (ko) 반도체 장치의 배선 제조 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR20010061583A (ko) 반도체 소자의 대머신 금속배선 형성방법
JPH09237768A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination