JP4457884B2

JP4457884B2 - 半導体装置

Info

Publication number: JP4457884B2
Application number: JP2004370605A
Authority: JP
Inventors: 淳西村; 徹樋野村; 雅司濱中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-12-22
Filing date: 2004-12-22
Publication date: 2010-04-28
Anticipated expiration: 2024-12-22
Also published as: JP2006179645A

Description

本発明は、コンタクトプラグを有する半導体装置及びその製造方法に関するものである。

近年、半導体集積回路装置の高集積化に伴い、半導体装置の加工寸法を微細にする各種プロセス技術開発が進められている。このプロセス技術開発の一つとして、半導体装置内の各素子と各配線間や各配線間を接続する、いわゆるコンタクトプラグの形成技術がある。コンタクトプラグは、シリコン（Ｓｉ）基板上に堆積した層間絶縁膜にコンタクトパターンを持つ溝を形成した後、その溝にＷを埋め込み、その後、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：化学的機械的研磨）法によりＷを研磨して平坦化して形成する。また、Ｗを配線材料として用いた場合、Ｗ膜の下層に密着層としてチタン（Ｔｉ）膜、Ｔｉ膜とＷ膜の間に、バリア層としてチタンナイトライド（ＴｉＮ）膜を設けている（特許文献１参照）。

以下に、このような、Ｗ膜、Ｔｉ膜及びＴｉＮ膜の３層構造からなる従来のコンタクトプラグを有する半導体装置及びその製造方法について説明する。

図６（ａ）〜（ｅ）は、従来のコンタクトプラグを有する半導体装置の製造方法の各工程を示す断面図である。

まず、図６（ａ）に示すように、半導体素子の形成された半導体基板１の上に、酸化シリコン膜からなる層間絶縁膜２を形成する。次に、フォトリソグラフィ法により、層間絶縁膜２の上にコンタクトパターンを有するフォトレジスト（図示せず）を形成する。その後、ドライエッチング法により、このフォトレジストをマスクとして層間絶縁膜２をエッチングし、半導体基板１と接するコンタクトホール３を形成する。

次に、図６（ｂ）に示すように、スパッタリング法により、層間絶縁膜２の上にコンタクトホール３を覆うようにＴｉ膜４を堆積する。

次に、図６（ｃ）に示すように、ウエハ全体に窒素雰囲気中で６５０℃の熱処理を施すことによりコンタクトホール３の底部のＴｉ膜４をＴｉＳｉ₂膜５に変質し、シリサイド層を形成する。

次に、図６（ｄ）に示すように、スパッタ法により、Ｔｉ膜４の上にコンタクトホール３を覆うようにＴｉＮ膜６を堆積する。続けて、反応ガスにＷＦ₆ガスとＳｉＨ₄ガスとを用いたＣＶＤ法により、ＴｉＮ膜６の上にコンタクトホール３を埋め込むようにＷ膜７を堆積する。

次に、図６（ｅ）に示すように、ＣＭＰ法により、Ｗ膜７、ＴｉＮ膜６及びＴｉ膜４を研磨し、コンタクトホール３以外の部分に層間絶縁膜２を露出させ、コンタクトホール３にＷ膜７、ＴｉＮ膜６及びＴｉ膜４を残して、コンタクトプラグを完成させる。
特開平１１−８７２６５号公報

しかしながら、従来のコンタクトプラグを有する半導体装置及びその製造方法では以下のような問題が発生する。

半導体集積回路の微細化が加速するにつれて配線パターンが縮小化され、コンタクトホールの開口径の微細化・高アスペクト比化が進んでいる。一方、Ｔｉ膜４及びＴｉＮ膜６は、バリア膜として機能するためコンタクトホール３の開口径が微細化された場合であっても一定の膜厚が必要である。そのため、コンタクトホール３の開口径が微細化された場合には、コンタクトホール３の開口径に占めるＴｉ膜４及びＴｉＮ膜６の割合が大きくなり、Ｗ膜７の埋め込みが困難となる。これにより、図７に示すように、コンタクトホール３にＷ膜７の埋め込まれない部分、すなわちボイド８が顕著となり、コンタクト抵抗が上昇したり、最悪の場合には、Ｗの埋め込み不良が発生しコンタクト抵抗が正常に取れなくなったりすることとなる。

また、９０ｎｍ以下のデザインルールにおいては、ｐｎ接合のシャロー化に対応するため、上層配線とＳｉ基板とがコンタクトする部分（以下、シリサイド層とする。）を、チタンシリサイド（ＴｉＳｉ₂）からコバルトシリサイド（ＣｏＳｉ₂）及びニッケルシリサイド（ＮｉＳｉ）へ移行している。ここで、ＮｉＳｉは５００℃以上の高温の熱処理が加わると、Ｓｉの拡散反応が進みすぎてＳｉ組成の異なるＮｉＳｉ₂を生成し、コンタクト層の抵抗を上昇させる。したがって、６５０℃の高温の熱処理を加える従来のコンタクトプラグを有する半導体装置の製造方法をＮｉＳｉのシリサイド層を有する半導体装置に適用することは困難となる。

本発明は、開口径が微細化され、高アスペクト比化されたコンタクトホールに対して、Ｔｉ膜及びＴｉＮ膜の機能を保持したまま、Ｗ膜の埋め込み特性を向上させる半導体装置及びその製造方法を提供することを目的とする。また、高温プロセスを用いない半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置は、半導体基板上に形成された絶縁膜と、絶縁膜に形成され半導体基板に接続する溝と、溝を覆うように形成された第１の金属を含む導電膜と、溝を埋めるように形成された第２の金属を含む導電膜とを有する半導体装置において、溝の底部の第１の金属を含む導電膜は、金属窒化膜である。

これにより、第１の金属を含む導電膜と金属窒化膜の機能を保持したまま第２の金属を含む導電膜と金属窒化膜を単層で形成することができるため、第２の金属を含む導電膜の埋め込み特性を向上させることができる。

また、本発明に係る半導体装置は、半導体基板の上面には、ＴｉＳｉ₂層、ＣｏＳｉ₂層又はＮｉＳｉ層のいずれか１つが形成されている。

また、本発明に係る半導体装置は、第１の金属はＴｉである。

また、本発明に係る半導体装置は、第１の金属を含む導電膜と第２の金属を含む導電膜の間に第３の金属を含む導電膜を有する。

また、本発明に係る半導体装置は、第３の金属を含む導電膜はＴｉＮである。

本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程（ａ）と、絶縁膜に、半導体基板に接続する溝を形成する工程（ｂ）と、絶縁膜上に溝を覆うように第１の金属を含む導電膜を堆積する工程（ｃ）と、第１の金属を含む導電膜に窒素プラズマを照射する工程（ｄ）と、工程（ｄ）の後に、第１の金属を含む導電膜上に溝を埋め込むように第２の金属を含む導電膜を堆積する工程（ｅ）を有する。

また、本発明に係る半導体装置の製造方法は、工程（ｄ）では、絶縁膜上部の第１の金属を含む導電膜及び溝底部の第１の金属を含む導電膜における第１の金属が窒化されて金属窒化膜を形成している。

これにより、第１の金属を含む導電膜と金属窒化膜の機能を保持したまま第２の金属を含む導電膜と金属窒化膜を単層で形成することができるため、第２の金属を含む導電膜の埋め込み特性を向上させることができる。また、本発明に係る半導体装置の製造方法は、高温のプロセスを用いることがないため、ＮｉＳｉのシリサイド層を有する半導体装置にも適用することができる。

また、本発明に係る半導体装置の製造方法は、第１の金属はＴｉである。

また、本発明に係る半導体装置の製造方法は、半導体基板の上面には、ＴｉＳｉ₂層、ＣｏＳｉ₂層又はＮｉＳｉ層のいずれか１つが形成されている。

また、本発明に係る半導体装置の製造方法は、工程（ｄ）は、５００℃以下で行う。

また、本発明に係る半導体装置の製造方法は、工程（ｃ）と工程（ｄ）は、大気開放せずに連続して行う。

また、本発明に係る半導体装置の製造方法は、工程（ｄ）の後であって工程（ｅ）の前に、第１の金属を含む導電膜上に第１の溝を覆うように第３の金属を含む導電膜を堆積する工程（ｆ）を有する。

また、本発明に係る半導体装置の製造方法は、第３の金属を含む導電膜はＴｉＮである。

また、本発明に係る半導体装置の製造方法は、工程（ｄ）と工程（ｆ）は、大気開放せずに連続して行う。

また、本発明に係る半導体装置の製造方法は、工程（ｄ）と工程（ｆ）は、同一チャンバ内で連続して行う。

本発明に係るコンタクトプラグを有する半導体装置及びその製造方法によると、Ｔｉ膜及びＴｉＮ膜の機能を保持したままＴｉ膜及びＴｉＮ膜を単層で形成することができるため、Ｗ膜の埋め込み特性を向上させることができる。また、本発明に係るコンタクトプラグを有する半導体装置の製造方法は、高温のプロセスを用いることがないため、ＮｉＳｉのシリサイド層を有する半導体装置にも適用することができる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について説明する。

図１は、本発明の第１の実施形態に係る半導体装置の断面図である。

第１の実施形態に係る半導体装置は、半導体基板１０１の上面に形成されたＮｉＳｉ層１０２と、半導体基板１０１の上に堆積された層間絶縁膜１０３と、層間絶縁膜１０３に設けられたコンタクトホール１０４の側部に形成されたＴｉ膜１０５と、コンタクトホール１０４の底部に形成されたＴｉＮ膜１０６と、Ｔｉ膜１０５とＴｉＮ膜１０６の上からコンタクトホール１０４を埋め込むように形成されたＷ膜１０７とからなる。

本発明の第１の実施形態によれば、コンタクトホール１０４の側部に形成されたＴｉ膜１０５とコンタクトホール１０４の底部に形成されたＴｉＮ膜１０６が単層となっているので、コンタクトホール１０４の開口径に対するバリア膜の占める割合が低くなり、コンタクトホール１０４の開口径が微細化され、アスペクト比が高くなった場合であってもＷ膜を確実に埋め込むことができる。これにより、ボイドが広がることにより起こるコンタクト抵抗の上昇を抑制し、配線不良が生じるのを防ぐことができる。

図２（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

まず、図２（ａ）に示すように、半導体素子の形成されたＳｉよりなる半導体基板１０１の上に、物理的気相成長法により、ニッケル（Ｎｉ）（図示せず）を堆積する。その後、約５００℃の熱処理により、半導体基板１０１の上面にＮｉＳｉ層１０２を形成する。次に、ＣＶＤ法により、半導体基板１０１の上に層間絶縁膜１０３を形成する。ここで、層間絶縁膜１０３としては、ＵＳＧ（ＵｎｄｏｐｅｄｓｉｌｉｃａｄｅＧｌａｓｓ）を用いる。次に、フォトリソグラフィ法により、層間絶縁膜１０３の上にコンタクトパターンを有するフォトレジスト（図示せず）を形成する。ここで、コンタクトパターンは、１００ｎｍである。その後、ドライエッチング法により、このフォトレジストをマスクとして層間絶縁膜１０３をエッチングし、ＮｉＳｉ層１０２と接するコンタクトホール１０４を形成する。その後、スパッタリング法により、コンタクトホール１０４底部のＮｉＳｉ層１０２にクリーニングを行う。

次に、図２（ｂ）に示すように、スパッタリング法により、層間絶縁膜１０３の上にコンタクトホール１０４を覆うように、Ｔｉ膜１０５を、ＤＣパワー２２５０Ｗ、アルゴン流量５８ｓｃｃｍ(約２０ｍＴｏｒｒ)で、厚さ約２０ｎｍ堆積する。

次に、図２（ｃ）に示すように、４１０℃の窒素/水素雰囲気中、ＲＦパワー７５０Ｗでプラズマ窒化を照射することにより、Ｔｉ膜１０５の一部を窒化処理し、ＴｉＮ膜１０６とする。このとき、上記のプラズマ窒化の照射は、指向性を有するため、層間絶縁膜１０３上部のＴｉ膜１０５及びコンタクトホール１０４底部のＴｉ膜１０５は窒化処理されるが、コンタクトホール１０４側部のＴｉ膜１０５はほとんど窒化処理されない。

次に、図２（ｄ）に示すように、Ｗ−ＣＶＤ法又はＷ−ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法により、Ｔｉ膜１０５及びＴｉＮ膜１０６の上に、コンタクトホール１０４を埋め込むように、Ｗ膜１０７を堆積する。

次に、図２（ｅ）に示すように、ＣＭＰ法により、Ｗ膜１０７、Ｔｉ膜１０５及びＴｉＮ膜１０６を研磨し、コンタクトホール１０４以外の部分に層間絶縁膜１０３を露出させ、コンタクトホール１０４にＷ膜１０７、Ｔｉ膜１０５及びＴｉＮ膜１０６を残して、コンタクトプラグを完成させる。

第１の実施形態に係る半導体装置の製造方法によれば、コンタクトホール１０４の側部のＴｉ膜１０５とコンタクトホール１０４の底部のＴｉＮ膜１０６を単層で形成することができるので、コンタクトホール１０４の開口径に対するバリア膜の占める割合が低くなり、コンタクトホール１０４の開口径が微細化され、アスペクト比が高くなった場合であってもＷを確実に埋め込むことができる。また、層間絶縁膜１０３の上部のＴｉ膜１０５及びコンタクトホール１０４の底部のＴｉ膜１０５にＴｉＮ膜１０６が形成されるため、ＷＦ₆により異常物質が形成されることはなく、配線不良の発生を防止することができる。

さらに、第１の実施形態に係る半導体装置の製造方法は、５００℃以上の熱処理を含まないので、ＮｉＳｉ層１０２はＮｉＳｉ₂を生成することがなく、シリサイド層の抵抗の上昇を抑えることができる。

なお、第１の実施形態では、シリサイド層としてＮｉＳｉ層１０２を用いたが、ＴｉＳｉ₂層又はＣｏＳｉ₂層でもよい。また、図２（ｂ）に示すＴｉ膜１０５の堆積工程と、図２（ｃ）に示すＴｉ膜１０５の一部を窒化処理する工程は、大気開放せずに連続して行うことができる。

図３は、上記のプラズマ窒化の照射の指向性を示す解析図である。ＴｉＮ膜には、ＭＯ−ＣＶＤ−ＴｉＮ（ＭｅｔａｌＯｒｇａｎｉｃＣＶＤＴｉＮ) 膜を用いている。図３に示すように、プラズマ窒化の処理前は、層間絶縁膜上部、コンタクトホール底部及びコンタクトホール側部にほぼ一定の膜厚でＭＯ−ＴｉＮが堆積されているが、プラズマ窒化処理後には、層間絶縁膜上部及びコンタクトホール底部のＭＯ−ＴｉＮのみが堆積収縮している。これにより、上記のプラズマ窒化の照射は指向性を有していることが確認できる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について説明する。

図４は、本発明の第２の実施形態に係る半導体装置の断面図である。

第２の実施形態に係る半導体装置は、半導体基板２０１の上面に形成されたＮｉＳｉ層２０２と、半導体基板２０１の上に堆積された層間絶縁膜２０３と、層間絶縁膜２０３に設けられたコンタクトホール２０４の側部に形成されたＴｉ膜２０５と、コンタクトホール２０４の底部に形成された第１のＴｉＮ膜２０６と、Ｔｉ膜２０５及び第１のＴｉＮ膜２０６の上からコンタクトホール２０４を覆うように形成された第２のＴｉＮ膜２０７と、第２のＴｉＮ膜２０７の上からコンタクトホール２０４を埋め込むように形成されたＷ膜２０８とからなる。

本発明の第２の実施形態によれば、コンタクトホール２０４の側部に形成されたＴｉ膜２０５とコンタクトホール２０４の底部に形成された第１のＴｉＮ膜２０６が単層となっているので、コンタクトホール２０４の開口径に対するバリア膜の占める割合が低くなり、コンタクトホール２０４の開口径が微細化され、アスペクト比が高くなった場合であってもＷ膜を確実に埋め込むことができる。これにより、ボイドが広がることにより起こるコンタクト抵抗の上昇を抑制し、配線不良が生じるのを防ぐことができる。また、本発明の第２の実施形態は、Ｔｉ膜２０５と第１のＴｉＮ膜２０６とからなる層の上にさらに第２のＴｉＮ膜２０７を有しているため、Ｗ膜２０８に対するバリア性を高くすることができる。なお、第１のＴｉＮ膜２０６があるため、第２のＴｉＮ膜２０７の膜厚は薄くてよく、第２のＴｉＮ膜によりＷ膜２０８の埋め込みが困難となることはない。

図５（ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

まず、図５（ａ）に示すように、半導体素子の形成されたＳｉよりなる半導体基板２０１の上に、物理的気相成長法により、Ｎｉ（図示せず）を堆積する。その後、約５００℃の熱処理により、半導体基板２０１の上面にＮｉＳｉ層２０２を形成する。次に、ＣＶＤ法により、半導体基板２０１の上に層間絶縁膜２０３を形成する。ここで、層間絶縁膜２０３としては、ＵＳＧを用いる。次に、フォトリソグラフィ法により、層間絶縁膜２０３の上にコンタクトパターンを有するフォトレジスト（図示せず）を形成する。ここで、コンタクトパターンは、１００ｎｍである。その後、ドライエッチング法により、このフォトレジストをマスクとして層間絶縁膜２０３をエッチングし、ＮｉＳｉ層２０２と接するコンタクトホール２０４を形成する。その後、スパッタリング法により、コンタクトホール２０４底部のＮｉＳｉ層２０２にクリーニングを行う。

次に、図５（ｂ）に示すように、スパッタリング法により、層間絶縁膜２０３の上にコンタクトホール２０４を覆うように、Ｔｉ膜２０５を、ＤＣパワー２２５０Ｗ、アルゴン流量５８ｓｃｃｍ(約２０ｍＴｏｒｒ)で、厚さ約２０ｎｍ堆積する。

次に、図５（ｃ）に示すように、４１０℃の窒素/水素雰囲気中、ＲＦパワー７５０Ｗでプラズマ窒化を照射することにより、Ｔｉ膜２０５の一部を窒化処理し、第１のＴｉＮ膜２０６とする。このとき、上記のプラズマ窒化の照射は、指向性を有するため、層間絶縁膜２０３上部及びコンタクトホール２０４底部のＴｉ膜２０５は窒化処理されるが、コンタクトホール２０４側部のＴｉ膜２０５はほとんど窒化処理されない。

次に、図５（ｄ）に示すように、有機金属ＣＶＤ法により、Ｔｉ膜２０５及び第１のＴｉＮ膜２０６の上に、コンタクトホール２０４を覆うように、第２のＴｉＮ膜２０７を、４１０℃、１．５Ｔｏｒｒで、厚さ約４ｎｍ堆積する。次に、Ｗ−ＣＶＤ法又はＷ−ＡＬＤ法により、第２のＴｉＮ膜２０７の上に、コンタクトホール２０４を埋め込むように、Ｗ膜２０８を堆積する。

次に、図５（ｅ）に示すように、ＣＭＰ法により、Ｗ膜２０８、第２のＴｉＮ膜２０７、Ｔｉ膜２０５及び第１のＴｉＮ膜２０６を研磨し、コンタクトホール２０４以外の部分に層間絶縁膜２０３を露出させ、コンタクトホール２０４にＷ膜２０８、第２のＴｉＮ膜２０７、Ｔｉ膜２０５及び第１のＴｉＮ膜２０６を残して、コンタクトプラグを完成させる。

第２の実施形態に係る半導体装置の製造方法によれば、コンタクトホール２０４の側部のＴｉ膜２０５とコンタクトホール２０４の底部の第１のＴｉＮ膜２０６を単層で形成することができるので、コンタクトホール２０４の開口径に対するバリア膜の占める割合が低くなり、コンタクトホール２０４の開口径が微細化され、アスペクト比が高くなった場合であってもＷを確実に埋め込むことができる。また、本発明の第２の実施形態は、Ｔｉ膜２０５と第１のＴｉＮ膜２０６とからなる層の上にさらに第２のＴｉＮ膜２０７を形成しているため、Ｗ膜２０８に対するバリア性を高くすることができる。また、層間絶縁膜２０３の上部のＴｉ膜２０５及びコンタクトホール２０４の底部のＴｉ膜２０５に第１のＴｉＮ膜２０６が形成されるため、ＷＦ₆により異常物質が形成されることはなく、配線不良の発生を防止することができる。さらに、第１の実施形態に係る半導体装置の製造方法は、５００℃以上の熱処理を含まないので、ＮｉＳｉ層２０２はＮｉＳｉ₂を生成することがなく、シリサイド層の抵抗の上昇を抑えることができる。

なお、第２の実施形態では、シリサイド層としてＮｉＳｉ層２０２を用いたが、ＴｉＳｉ₂層又はＣｏＳｉ₂層でもよい。また、図５（ｂ）に示すＴｉ膜２０５の堆積工程と、図５（ｃ）に示すＴｉ膜２０５の一部を窒化処理して第１のＴｉＮ膜を形成する工程は、大気開放せずに連続して行うことができる。また、図５（ｃ）に示すＴｉ膜２０５の一部を窒化処理して第１のＴｉＮ膜を形成する工程と、図５（ｄ）に示す第２のＴｉＮ膜を堆積する工程は、大気開放せずに連続して行うことができる。また、図５（ｃ）に示すＴｉ膜２０５の一部を窒化処理して第１のＴｉＮ膜を形成する工程と、図５（ｄ）に示す第２のＴｉＮ膜を堆積する工程は、同一チャンバにおいて連続して行うことができる。また、第１のＴｉＮ膜２０６があるため、第２のＴｉＮ膜２０７の膜厚は薄くてよく、第２のＴｉＮ膜によりＷ膜２０８の埋め込みが困難となることはない。

本発明は、コンタクトプラグを有する半導体装置及びその製造方法に有用である。

第１の実施形態に係る半導体装置の断面図第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図プラズマ窒化処理の指向性を示す解析図第２の実施形態に係る半導体装置の断面図第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図従来の半導体装置の製造方法の各工程を示す断面図従来の半導体装置の課題を示す断面図

符号の説明

１０１半導体基板
１０２ＮｉＳｉ層
１０３層間絶縁膜
１０４コンタクトホール
１０５Ｔｉ膜
１０６ＴｉＮ膜
１０７Ｗ膜
２０１半導体基板
２０２ＮｉＳｉ層
２０３層間絶縁膜
２０４コンタクトホール
２０５Ｔｉ膜
２０６第１のＴｉＮ膜
２０７第２のＴｉＮ膜
２０８Ｗ膜

Claims

半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成され前記半導体基板に接続する溝と、
前記溝の側壁に形成された単層からなる第１の導電膜と、
前記溝の底部に形成された、前記第１の導電膜とは異なる材料からなり、かつ、単層からなる第２の導電膜と、
前記溝の底部及び側壁において、前記第１の導電膜と前記第２の導電膜を覆うように形成された単層からなる第３の導電膜と、
前記溝を埋めるように形成された第４の導電膜とを有する半導体装置において、
前記第２の導電膜及び前記第３の導電膜は、前記第４の導電膜に対してバリア性を有する金属窒化膜であり、
前記第３の導電膜は、前記第１の導電膜及び前記第２の導電膜と比較して、薄いことを特徴とする半導体装置。
請求項１に記載の半導体装置において、
前記半導体基板の上面には、ＴｉＳｉ₂層、ＣｏＳｉ₂層又はＮｉＳｉ層のいずれか１つが形成されていることを特徴とする半導体装置。
請求項１又は２に記載の半導体装置において、
前記第１の導電膜はＴｉ膜であることを特徴とする半導体装置。
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第２の導電膜及び前記第３の導電膜はＴｉＮであることを特徴とする半導体装置。
請求項１〜４のいずれか１項に記載の半導体装置において、
第４の導電膜は、Ｗ膜であることを特徴とする半導体装置。