KR100632115B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100632115B1
KR100632115B1 KR1020040114635A KR20040114635A KR100632115B1 KR 100632115 B1 KR100632115 B1 KR 100632115B1 KR 1020040114635 A KR1020040114635 A KR 1020040114635A KR 20040114635 A KR20040114635 A KR 20040114635A KR 100632115 B1 KR100632115 B1 KR 100632115B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
copper
imd
etching
Prior art date
Application number
KR1020040114635A
Other languages
English (en)
Other versions
KR20060075748A (ko
Inventor
김승현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114635A priority Critical patent/KR100632115B1/ko
Priority to US11/314,347 priority patent/US7419847B2/en
Priority to CNB2005100974936A priority patent/CN100533725C/zh
Publication of KR20060075748A publication Critical patent/KR20060075748A/ko
Application granted granted Critical
Publication of KR100632115B1 publication Critical patent/KR100632115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 자세하게 는 반도체 소자의 금속 배선 형성 방법에 있어서, 제1 IMD막과 텅스텐 콘택홀이 형성된 반도체 기판 상에 질소 분위기 하에서 제1차 어닐(anneal)하여, 질화막을 형성하는 단계; 상기 질화막이 형성된 기판 상에 제2 IMD막을 증착하는 단계; 상기 제2 IMD막 상부에 포토레지스트를 도포하고 패터닝하는 단계; 상기 패터닝된 포토레지스트로 상기 제2 IMD막을 식각하여 트렌치를 형성하는 단계; 상기 질화막을 케미컬을 이용하여 제거하는 단계; 상기 질화막이 제거된 트렌치에 구리 배리어 금속막과 구리 시드층을 증착하고 구리를 증착하는 단계; 상기 구리가 증착된 기판을 제2차 어닐하는 단계; 및 상기 제2차 어닐된 기판을 구리 CMP 공정으로 평탄화하는 단계 로 이루어짐을 특징으로 하는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
따라서, 본 발명의 반도체 소자의 금속 배선 형성 방법은 질화막의 자가 식각종료(Self Stop) 기능를 이용하여 오버(Over) 식각이나 언더(Under) 식각을 방지하여 구리 배선의 오픈(Open)이나 미세 공간(void)등의 불량을 방지할 수 있으며, 일정한 트렌치 구조(Trench Dimension)을 얻을 수 있으므로 균일한 금속 배선 저항을 얻을 수 있는 효과가 있다.
다마신, 자가 식각종료층, 급속 열처리, 구리 금속 배선

Description

반도체 소자의 금속 배선 형성 방법{Method for forming the metal interconnection of semiconductor device}
도 1은 종래기술에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 도면.
도 2는 본 발명에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 도면.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 자세하게 싱글 다마신 패턴으로 트렌치를 형성할 경우, 먼저 절연층 사이에 어닐 공정을 이용하여 얇은 질화막을 형성하므로써, 오버(Over) 식각이나 언더(Under) 식각을 방지하고, 구리 배선의 오픈(Open)이나 미세 공간(void)등의 불량을 방지하며, 일정한 트렌치 구조(Trench Dimension)을 얻을 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 동작 속도를 향상시키기 위해 사용되는 구리 배선은 식각 공정의 어려움 때문에 다마신(Damascene)공정을 이용하여 형성한다. 다마신 공정은 듀얼(Dual) 다마신과 싱글(Single)다마신 공정으로 나눌 수 있다.
일반적으로 듀얼 다마신 공정은 식각 정지막과 층간 절연막을 다층으로 적층하고 이들을 식각하여 비아 홀(Via Hole)과 트렌치(Trench)를 형성한 후 확산 방지막 및 시드층을 비아 홀 및 트렌치를 포함한 전체 구조 상부에 형성하고 전기 도금법으로 구리 배선을 증착한 후 CMP 공정을 통해 구리를 연마함으로써 비아 플러그와 구리 배선을 한번에 형성하는 공정이다.
그러나 콘 택홀의 경우에는 구리를 증착할 경우 하부 트랜지스터에 구리 원자의 확산으로 인한 오염(contamination)이 우려되므로, 최근 콘택홀은 기존의 텅스텐으로 증착하고 상부만 구리 배선을 형성하는 싱글 다마신 공정을 사용한다.
도 1은 종래의 싱글 다마신 공정을 이용한 반도체 소자의 금속 배선 형성 공정을 나타낸 단면도이다. 도에서 보는 바와 같이 제1 IMD(Intermetal Dielectric, 이하 IMD)막(101)과 텅스텐 콘택홀(102)이 형성된 반도체 기판 상에 제2 IMD막(103)을 증착시키고 트렌치 패턴을 형성하여 식각한 다음, 구리 배리어 금속막(104)을 증착시키고, 구리(105)를 증착시킨다.
그러나 종래의 싱글 다마신 공정의 경우 트렌치 식각할 때 주로 시간 설정을 통해 식각하므로, 언더 트렌치 식각의 경우 구리 배선 노출을 발생시키고, 오버 트렌치 식각이 발생할 경우 구리 배리어 금속막 증착 시 텅스텐 콘택홀의 상부 모서리에 오버행(Over-hang)(106)이 생기고, 구리 배선 증착 시 오버행 밑 부분에서는 구리 배선에 미세 공간(107)이 발생하여 구리 배선의 저항을 증가하여 소자에서 원하는 성능을 얻을 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 질화막의 자가 식각종료(Self Stop) 기능를 이용하여 오버 식각이나 언더 식각을 방지하여 구리 배선의 오픈이나 미세 공간 등의 불량을 방지하며, 일정한 트렌치 구조를 얻을 수 있으므로 균일한 금속 배선 저항을 얻을 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 금속 배선 형성 방법에 있어서, 제1 IMD막과 텅스텐 콘택홀이 형성된 반도체 기판 상에 질소 분위기 하에서 제1차 어닐(anneal)하여, 질화막을 형성하는 단계; 상기 질화막이 형성된 기판 상에 제2 IMD막을 증착하는 단계; 상기 제2 IMD막 상부에 포토레지스트를 도포하고 패터닝하는 단계; 상기 패터닝된 포토레지스트로 상기 제2 IMD막을 식각하여 트렌치를 형성하는 단계; 상기 질화막을 케미컬을 이용하여 제거하는 단계; 상기 질화막이 제거된 트렌치에 구리 배리어 금속막과 구리 시드층을 증착하고 구리를 증착하는 단계; 상기 구리가 증착된 기판을 제2차 어닐하는 단계; 및 상기 제2차 어닐된 기판을 구리 CMP 공정으로 평탄화하는 단계 로 이루어진 반도체 소자의 금속 배선 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2는 본 발명에 의한 반도체 소자의 금속 배선 형성 방법에 관한 것이다. 도 2에서 보는 바와 같이 제1 IMD막(201)과 텅스텐 콘택플러그(202)가 형성된 반도체 기판 상에 질소 분위기 하에서 제1차 어닐하여 질화막(203, 204)을 형성한다. 이 때 상기 제1 IMD막 표면에서는 실리콘 질화막(203)이 형성되고, 상기 텅스텐 콘택플러그 표면에서는 텅스텐 질화막(204)이 형성된다. 상기 질화막은 자가 식각종료층(Self-stoping layer) 역할을 하지만 높은 유전상수 값을 가지므로 소자의 속도를 저하시키므로 어닐 공정을 통해 얇은 질화막을 형성함으로써 이를 최소화하는 것이 바람직하다. 따라서, 상기 제1차 어닐 공정은 급속 열처리(Rapid Thermal Processing)나 노(Furnace)를 이용하여 섭씨 200도에서 700도 사이에서 진행하는 것이 바람직하며, 질소, 암모니아(NH3) 또는 하부층으로 질화될 수 있는 물질중 하나를 사용할 수 있다.
이어서, 상기 질화막이 형성된 기판 상에 제2 IMD막(205)을 증착하고, 상기 IMD막 상부에 포토레지스트를 도포하고 패터닝한 다음, 상기 IMD막을 식각하여 트렌치를 형성하고 자가식각종료층으로 사용되어 하부에 노출된 질화막을 케미컬을 이용하여 제거한다. 이 때 상기 케미컬은 황산(H2SO4), 과산화수소(H2O 2), 암모니아로 이루어진 혼합물을 사용하는 것이 바람직하다.
계속해서, 상기 질화막이 제거된 트렌치에 구리 배리어 금속막(206)과 구리 시드층을 증착하고 구리(207)를 증착한 다음 제2차 어닐 공정과 구리 CMP 공정으로 반도체 소자의 금속 배선 형성 과정을 완료한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 금속 배선 형성 방법은 질화막의 자가식각종료 기능를 이용하여 오버 식각이나 언더 식각을 방지하여 구리 배선의 노출이나 미세 공간 등의 불량을 방지할 수 있으며, 일정한 트렌치 구조을 얻을 수 있으므로 균일한 금속 배선 저항을 얻을 수 있다.
또한, 자가 식각종료층으로 일정 두께의 질화막을 증착하면 질화막의 높은 유전상수 값으로 인해 소자의 속도를 저하시키므로 어닐 공정을 통해 얇은 질화막을 형성함으로써 이를 최소화하는 효과가 있다.

Claims (5)

  1. 반도체 소자의 금속 배선 형성 방법에 있어서,
    제1 IMD막과 텅스텐 콘택플러그가 형성된 반도체 기판상에 제1차 어닐(anneal)하여, 상기 제1 IMD막과 상기 콘택플러그 상에 질화막을 형성하는 단계;
    상기 질화막이 형성된 기판 상에 제2 IMD막을 증착하는 단계;
    상기 제2 IMD막 상부에 포토레지스트를 도포하고 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 하고, 상기 질화막을 자가 식각저지막으로 함으로써 상기 제2 IMD막을 식각하여 트렌치를 형성하고 트렌치에 대응하는 부분의 상기 질화막을 노출시키는 단계;
    상기 노출된 질화막을 케미컬을 이용하여 제거하는 단계;
    상기 질화막이 제거된 트렌치에 구리 배리어 금속막과 구리 시드층을 증착하고 구리를 증착하는 단계;
    상기 구리가 증착된 기판을 제2차 어닐하는 단계; 및
    상기 제2차 어닐된 기판을 구리 CMP 공정으로 평탄화하는 단계
    로 이루어짐을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 질화막을 형성하는 단계는 제1 IMD막상에는 실리콘 질화막이 형성되고, 상기 텅스텐 콘택플러그 상에는 텅스텐 질화막이 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 질화막 형성은 질소, NH3 또는 하부층으로 질화될 수 있는 물질 가운데 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1차 어닐 공정을 급속 열처리(Rapid Thermal Processing)나 노(Furnace)를 이용하여 섭씨 200도에서 700도사이에서 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 케미컬은 황산, 과산화수소, 암모니아로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020040114635A 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법 KR100632115B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114635A KR100632115B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법
US11/314,347 US7419847B2 (en) 2004-12-29 2005-12-22 Method for forming metal interconnection of semiconductor device
CNB2005100974936A CN100533725C (zh) 2004-12-29 2005-12-28 半导体器件的金属互连形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114635A KR100632115B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075748A KR20060075748A (ko) 2006-07-04
KR100632115B1 true KR100632115B1 (ko) 2006-10-04

Family

ID=36612210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114635A KR100632115B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (3)

Country Link
US (1) US7419847B2 (ko)
KR (1) KR100632115B1 (ko)
CN (1) CN100533725C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
KR100833425B1 (ko) 2006-06-28 2008-05-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100840475B1 (ko) * 2006-12-05 2008-06-20 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100928507B1 (ko) * 2007-12-03 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조 방법
CN102136450A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
CN102709232A (zh) * 2012-06-21 2012-10-03 上海华力微电子有限公司 一种用于铜互连的金属硬掩膜层的制备方法
US9601432B1 (en) 2015-11-23 2017-03-21 International Business Machines Corporation Advanced metallization for damage repair
US9773737B2 (en) 2015-11-23 2017-09-26 International Business Machines Corporation Advanced metallization for damage repair

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174810B1 (en) 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6100195A (en) * 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
US6133144A (en) * 1999-08-06 2000-10-17 Taiwan Semiconductor Manufacturing Company Self aligned dual damascene process and structure with low parasitic capacitance
US6156655A (en) * 1999-09-30 2000-12-05 United Microelectronics Corp. Retardation layer for preventing diffusion of metal layer and fabrication method thereof
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6531386B1 (en) * 2002-02-08 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dish-free copper interconnects
US7223692B2 (en) * 2004-04-30 2007-05-29 Taiwan Semiconductor Manufacturing Co., Ltd Multi-level semiconductor device with capping layer for improved adhesion

Also Published As

Publication number Publication date
CN1819177A (zh) 2006-08-16
US20060141663A1 (en) 2006-06-29
US7419847B2 (en) 2008-09-02
KR20060075748A (ko) 2006-07-04
CN100533725C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
US6992005B2 (en) Semiconductor device and method of manufacturing the same
KR0169283B1 (ko) 반도체장치 및 그 제조방법
JP5308414B2 (ja) 半導体デバイスおよびその構造体の製造方法
KR100302894B1 (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
US7701004B2 (en) Semiconductor device and method of manufacturing thereof
US8617984B2 (en) Tungsten metallization: structure and fabrication of same
US7419847B2 (en) Method for forming metal interconnection of semiconductor device
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP3781729B2 (ja) 半導体装置の製造方法
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2005005697A (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100713900B1 (ko) 반도체 소자의 금속배선 제조방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR0172525B1 (ko) 반도체 소자의 제조방법
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR20020040000A (ko) 반도체 소자의 금속배선 형성 방법
KR20010056823A (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee