KR20080091989A - 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체 - Google Patents

반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체 Download PDF

Info

Publication number
KR20080091989A
KR20080091989A KR1020070035205A KR20070035205A KR20080091989A KR 20080091989 A KR20080091989 A KR 20080091989A KR 1020070035205 A KR1020070035205 A KR 1020070035205A KR 20070035205 A KR20070035205 A KR 20070035205A KR 20080091989 A KR20080091989 A KR 20080091989A
Authority
KR
South Korea
Prior art keywords
metal
wiring
layer
forming
copper
Prior art date
Application number
KR1020070035205A
Other languages
English (en)
Inventor
최경인
최길현
이종명
홍종원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070035205A priority Critical patent/KR20080091989A/ko
Publication of KR20080091989A publication Critical patent/KR20080091989A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 배선 구조체 형성방법이 제공된다. 상기 배선 구조체는 반도체 기판 상에 금속배선을 형성하는 것을 포함한다. 상기 금속배선을 갖는 상기 반도체 기판 상에 상부 절연막을 형성한다. 상기 상부 절연막을 패터닝하여 상기 금속배선을 노출시키는 콘택홀을 형성한다. 상기 노출된 금속배선 상에 선택적으로 금속확산 방지막을 형성한다. 상기 금속확산 방지막 상에 상기 콘택홀을 채우는 콘택 매립층을 형성한다. 상기 방법에 의해 제조된 배선 구조체 역시 제공된다.
금속배선, 금속확산 방지막, 장벽층, 콘택 매립층

Description

반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된 배선 구조체{Methods of forming interconnection structure of a semiconductor device and interconnection structure fabricated thereby}
도 1은 종래의 배선 구조체의 형성방법을 설명하기 위한 단면도이다.
도 2 내지 도 5는 본 발명에 따른 배선 구조체의 형성방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 집적회로의 형성방법 및 집적회로에 관한 것으로, 특히 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된 배선 구조체에 관한 것이다.
반도체 소자들이 고집적화 되어감에 따라 그에 대응하여 콘택홀을 채우는 금속배선의 폭 및 두께는 점점 감소하고 있다. 그 결과, 상기 금속배선의 저항이 증가하여 고성능(high performance)의 반도체 소자를 구현하기 위해서 상기 금속배선을 알루미늄(Al) 배선에서 저항이 상대적으로 낮은 구리(Cu) 배선으로의 대체가 요구되고 있다. 그러나, 구리배선은 패키지 와이어 본딩(PKG wire bonding)이 어려울 수 있고, 구리가 쉽게 산화되는 문제가 발생할 수 있다. 따라서, 하부배선들은 구리배선을 적용하고 최상층 배선들은 알루미늄 배선을 이용할 수 있다. 아울러, 반도체 소자들이 고집적화 되어감에 따라 콘택홀의 폭(width)이 점점 감소하여 종횡비(aspect ratio)가 증가되고 있다. 따라서, 증가된 종횡비를 가지는 콘택홀을 완전하게 채우는 기술의 개발이 요구되고 있다.
도 1은 종래의 배선 구조체의 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 하부 절연막(3)이 제공된다. 상기 하부 절연막(3)을 패터닝하여 반도체 기판(1)의 소정영역을 노출시키는 개구부를 형성한다. 상기 개구부의 내벽 상에 장벽 금속막(5)을 형성하고, 상기 개구부를 채우는 구리배선(7)을 형성한다. 상기 구리배선(7)을 갖는 반도체 기판(1) 상에 상부 절연막(9)을 형성한다. 상기 상부 절연막(9)은 상기 구리배선(7)의 소정영역을 노출시키는 개구부(11)를 가진다. 상기 개구부(11)의 내벽 상에 장벽 금속막(13)을 형성하고, 상기 개구부(11)를 채우는 알루미늄 플러그(15)를 형성한다. 상기 장벽 금속막(13)은 컨포멀하게 형성되지 않을 수 있다. 즉, 상기 장벽 금속막(13)은 상기 구리배선(7)과 접촉하는 모서리 부근에서 얇게 형성되거나 형성되지 않을 수도 있다.
상기 알루미늄 플러그(15)는 상기 개구부(11)를 완전히 채우기 위해 400℃ 이상의 고온에서 증착될 수 있다. 따라서, 상기 알루미늄 플러그(15)를 형성하는 동안, 상기 모서리 부근에서 상기 구리배선(7)을 구성하는 구리원자들이 얇은 장벽 금속막(13)을 통해서 알루미늄 플러그(15)로 확산(diffusion; D)될 수 있다. 그 결 과, 상기 구리원자들이 빠져나간 상기 구리배선(7)의 소정영역에 보이드(void; V)가 형성될 수 있다. 이와는 달리, 상기 알루미늄 플러그(15)를 구성하는 알루미늄 원자들이 얇은 모서리 부근을 통해서 구리배선(7)으로 확산될 수 있고, 이에 따라 상기 알루미늄 플러그(15)의 소정영역에 보이드(V)가 형성될 수도 있다.
반면, 상기와 같은 확산(D)을 줄이기 위해 상기 장벽 금속막(13)을 두껍게 형성하는 경우 상기 개구부(11)의 상부코너 상에 오버행(overhang)이 발생할 수 있다. 따라서, 상기 알루미늄 플러그(15)를 형성하는 공정에서 상기 알루미늄 플러그(15) 내부에 보이드(V)가 형성될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 서로 다른 종류의 금속막들 사이의 상호확산을 방지하고 금속막들 내에 보이드의 형성을 방지할 수 있는 반도체 소자의 배선 구조체 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 서로 다른 종류의 금속막들 사이의 상호확산을 방지하고 금속막들 내에 보이드의 형성을 방지하기에 적합한 반도체 소자의 배선 구조체를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 반도체 소자의 배선 구조체 형성방법이 제공된다. 상기 배선 구조체의 형성방법은 반도체 기판 상에 금속배선을 형성하는 것을 포함한다. 상기 금속배선을 갖는 상기 반도체 기판 상에 상부 절연막을 형성한다. 상기 상부 절연막을 패터닝하여 상기 금속배선을 노 출시키는 콘택홀을 형성한다. 상기 노출된 금속배선 상에 선택적으로 금속확산 방지막을 형성한다. 상기 금속확산 방지막 상에 상기 콘택홀을 채우는 콘택 매립층을 형성한다.
본 발명의 몇몇 실시 예에서, 상기 금속확산 방지막을 형성하기 전에, 세정공정을 실시하여 상기 노출된 금속배선 상의 산화막을 제거하는 것을 더 포함할 수 있다.
다른 실시 예에서, 상기 금속확산 방지막은 플라즈마(plasma) 또는 가스 클러스터 이온빔(gas cluster ion beam)을 이용하여 상기 금속배선 상에 자기정렬(self-aligned)되어 형성될 수 있다.
또 다른 실시 예에서, 상기 금속배선은 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 귀금속(noble metal)으로 형성될 수 있다.
또 다른 실시 예에서, 상기 금속배선이 구리배선인 경우에 상기 금속확산 방지막은 구리실리콘(CuSi) 또는 구리실리콘 나이트라이드(CuSiN)로 형성될 수 있다.
또 다른 실시 예에서, 상기 상부 절연막 및 상기 금속확산 방지막 상에 장벽층을 더 형성할 수 있다.
또 다른 실시 예에서, 상기 콘택 매립층은 알루미늄으로 형성될 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면, 배선 구조체가 제공된다. 상기 배선 구조체는 반도체 기판 상에 제공되는 금속배선을 구비한다. 상기 금속배선을 상에 형성되고 상기 금속배선의 소정영역을 노출시키는 콘택홀을 갖는 상부 절연막이 제공된다. 상기 노출된 금속배선 상에 선택적으로 형성된 금속확산 방지막이 제공된다. 상기 금속확산 방지막 상의 상기 콘택홀을 채우는 콘택 매립층이 제공된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
먼저, 도 2 내지 도 5를 참조하여, 본 발명의 일실시 예에 따른 반도체 소자의 배선 구조체 형성방법에 대하여 설명하기로 한다.
도 2 내지 도 5는 본 발명의 일실시 예에 따른 배선 구조체의 형성방법을 설명하기 위한 단면도들이다.
도 2 및 도 3을 참조하면, 소정의 회로 패턴(도면에 미 도시)들이 형성된 반도체 기판(111) 상에 하부 절연막(113)을 형성한다. 상기 하부 절연막(113)은 실리콘 옥사이드와 같은 물질로 형성되거나, 낮은 유전상수(low-k)를 가지는 물질로 형성될 수 있다. 상기 하부 절연막(113)을 식각하여 개구부를 형성한다. 상기 개구부의 내벽 상에 장벽 금속막(115)을 형성한다. 상기 장벽 금속막(115)은 타이타늄 나 이트라이드(TiN) 막이거나, 타이타늄(Ti) 막 및 타이타늄 나이트라이드(TiN) 막을 차례로 적층시키어 형성된 막일 수 있다. 상기 장벽 금속막(115) 상에 상기 개구부를 매립하는 금속배선(117)을 형성한다.
상기 금속배선(117)은 금속(metal) 예를 들면, 알루미늄(Al) 배선, 텅스텐(W) 배선, 구리(W) 배선 또는 귀금속(noble metal) 배선을 사용해서 형성될 수 있다. 상기 금속배선(117)을 갖는 상기 반도체 기판(111) 상에 상부 절연막(119)을 형성한다. 상기 상부 절연막(119)은 상기 하부 절연막(113)과 동일한 물질로 형성될 수 있다. 상기 상부 절연막(119)을 패터닝하여 상기 금속배선(117)의 소정영역을 노출시키는 콘택홀(121)을 형성한다. 이 경우에, 상기 노출된 금속배선(117)은 상기 콘택홀(121)을 형성하는 공정에 따라서 일부영역이 제거될 수 있다. 다시 말하면, 상기 노출된 금속배선(117)은 상면의 일부영역이 제거되어 리세스(recess)될 수 있다. 또한, 상기 콘택홀(121)의 폭은 상기 금속배선(117)의 폭보다 좁을 수 있다. 즉, 상기 장벽 금속막(115)은 노출되지 않을 수 있다.
상기 노출된 금속배선(117) 상에 금속확산 방지막(123)을 형성한다. 상기 금속확산 방지막(123)은 플라즈마(plasma)법을 이용하여 상기 노출된 금속배선(117)의 리세스된 영역 상에 자기정렬(self-aligned)되어 형성될 수 있다. 본 발명의 일실시 예에서 상기 금속배선(117)이 구리(Cu)로 형성되는 경우에, 상기 금속확산 방지막(123)은 구리실리콘막(CuSi layer) 또는 구리실리콘 질화막(CuSiN layer)으로 형성할 수 있다.
좀더 자세하게 설명하면, 상기 구리실리콘막(CuSi)은 상기 노출된 금속배선(117) 상에 실란(silane; SiH4)과 같이 실리콘을 함유한 가스를 공급함으로써 형성할 수 있다. 또한, 상기 구리실리콘 질화막(CuSiN)은 상기 구리실리콘막(CuSi) 상에 질소(N2) 플라즈마 또는 암모니아(NH3) 플라즈마를 이용한 질화(nitridation) 과정을 통해 형성할 수 있다. 본 발명의 다른 실시 예에서, 상기 구리실리콘 질화막(CuSiN)은 실란(SiH4)가스, 암모니아(NH3)가스, 메탄(CH4)가스 또는 질소(N2)가스를 사용한 가스 클러스터 이온빔(gas cluster ion beam) 주입공정을 통해서 형성할 수도 있다.
상기 금속배선(117)이 구리배선으로 형성되는 경우에 상기 콘택홀(121)에 의해 노출된 구리배선의 표면이 산화되어 산화구리(CuO)로 형성될 수 있다. 따라서, 상기 금속확산 방지막(123)을 형성하기 전에 상기 산화구리(CuO)를 제거하기 위한 세정공정이 사용될 수 있다. 상기 세정공정은 수소를 이용한 반응 세정공정(reactive precleaning), RF 세정공정(RF precleaning) 또는 암모니아(NH3)를 이용한 전처리 공정(pretreatment process)일 수 있다.
도 4 및 도 5를 참조하면, 콘택홀(121)의 내벽 및 금속확산 방지막(123) 상에 장벽층(125)을 형성한다. 상기 장벽층(125)은 내화금속막(refractory metal layer) 또는 내화금속 질화막(refractory metal nitride layer)으로 형성하거나, 상기 막들 중 적어도 두개의 막들을 차례로 적층시키어 형성할 수 있다. 본 발명의 일실시 예에서, 상기 장벽층(125)은 타이타늄(Ti)층, 타이타늄 나이트라이드(TiN) 층, 탄탈륨(Ta)층, 탄탈륨 타이트라이드(TaN)층, 텅스텐 나이트라이드(WN)층, 루테늄(Ru)층, 바나듐 나이트라이드(VN)층, 몰리브덴 나이트라이드(MoN)층, 지르코늄 나이트라이드(ZrN)층 또는 하프늄 나이트라이드(HfN)층으로 형성할 수 있다. 또한, 상기 장벽층(125)은 이들 층 중 적어도 두개의 층을 차례로 적층시키어 형성할 수도 있다. 이 경우에, 상기 장벽층(125)은 나이트라이드(N)의 조성비를 달리하는 적어도 두개의 내화금속 질화막들을 차례로 적층시키어 형성할 수 있다. 즉, 상기 장벽층(125)은 N의 조성이 적은 내화금속 질화막을 상기 콘택홀(121)의 내벽 및 상기 금속확산 방지막(123) 상에 형성하고, 상기 N의 조성이 적은 내화금속 질화막 상에 N의 조성이 상대적으로 많은 내화금속 질화막을 형성할 수 있다.
상기 장벽층(125) 상에 상기 콘택홀(121)을 매립하여 콘택 매립층(127)을 형성한다. 상기 콘택 매립층(127)은 알루미늄(Al), 텅스텐(W) 또는 귀금속(noble metal)을 사용해서 형성할 수 있다. 상기 콘택 매립층(127)을 알루미늄으로 형성하는 경우에, 상기 콘택 매립층(127)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정 및 물리기상증착(Physical Vapor Deposition; PVD) 공정을 사용해서 형성될 수 있다.
좀 더 상세하게 설명하면, 상기 장벽층(125) 상에 화학기상증착(CVD) 공정을 사용해서 알루미늄 씨드층(seed layer)을 형성할 수 있다. 상기 씨드층을 형성한 후, 물리기상증착(PVD) 공정을 사용해서 상기 콘택 매립층(127)으로 상기 콘택홀(121)을 매립할 수 있다. 상기 금속배선(117) 및 상기 콘택 매립층(123)은 각각 구리(Cu) 및 알루미늄(Al)으로 형성되는 경우에, 상기 금속확산 방지막(123) 은 상기 장벽층(125)이 얇게 형성될지라도 구리와 알루미늄 사이의 상호확산(inter diffusion)이 발생하는 것을 방지할 수 있다. 그 결과, 상기 금속확산 방지막(123)은 상기 금속배선(117) 또는 상기 콘택 매립층(127) 내에 보이드(void)가 발생하는 것을 방지할 수 있다.
또한 상술한 바와 같이, 상기 장벽층(125)은 반도체 소자들의 고집적화로 인해 상기 콘택홀(121)의 종횡비(aspect ratio)가 상대적으로 커지는 경우에도 상기 증착공정들(CVD, PVD)을 사용해서 100Å 이하의 얇은 두께로 형성될 수 있다. 그 결과, 종래 두꺼운 금속확산 방지막으로 인해 상기 콘택홀(121)의 상부코너 상에 오버행(overhang)이 발생하는 것을 방지할 수 있다. 본 발명의 실시 예에서, 상기 콘택 매립층(127)을 알루미늄층으로 형성하기 전에 상기 장벽층(125)의 상부면 상에 Ar, N2 또는 H2 가스를 이용하는 플라즈마 처리(plasma treatment)를 할 수 있다. 상기 플라즈마 처리는 상기 가스들 중 적어도 두개의 가스들을 혼합한 가스를 이용하여 수행될 수도 있다. 그 결과, 상기 콘택 매립층(127)을 알루미늄으로 채우는 갭 필(gap-fill) 특성이 상기 장벽층(125)의 상부면 상에 플라즈마 처리를 하기 전 보다 향상될 수 있다.
이하, 도 5를 참조하여 본 발명의 일실시 예에 따른 배선 구조체에 대하여 설명한다.
도 5를 다시 참조하면, 소정의 회로 패턴들(도면에 미 도시)이 배치된 반도체 기판(111) 상에 하부 절연막(113)이 제공된다. 상기 하부 절연막(113)은 상기 반도체 기판(111)의 소정영역을 노출시키는 개구부를 구비한다. 상기 개구부의 내 벽 상에 차례로 적층된 장벽 금속막(115) 및 금속배선(117)이 제공된다. 상기 장벽 금속막(115)은 상기 노출된 반도체 기판(111) 및 상기 하부 절연막(113)의 양 측벽들 상에 제공되고, 상기 금속배선(117)은 상기 개구부를 매립하도록 제공될 수 있다. 상기 장벽 금속막(115)은 타이타늄 나이트라이드(TiN)막이거나, 타이타늄(Ti)막 및 타이타늄 나이트라이드(TiN)막을 차례로 적층시키어 이루어진 막일 수 있다. 상기 금속배선(117)은 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 귀금속(noble metal)으로 이루어질 수 있다.
상기 금속배선(117)을 갖는 상기 반도체 기판(111) 상에 상부 절연막(119)이 제공된다. 상기 상부 절연막(119)은 상기 금속배선(117)의 소정영역을 노출시키는 콘택홀(121)을 구비한다. 이 경우에, 상기 노출된 금속배선(117)은 상면의 일부영역이 제거되어 리세스(recess)될 수 있다. 상기 콘택홀(121)은 상기 금속배선(117)의 폭(width)보다 좁은 폭을 가질 수 있다. 다시 말하면, 상기 장벽 금속막(115)은 상기 콘택홀(121)에 의해 노출되지 않을 수 있다. 상기 노출된 금속배선(117)의 리세스된 영역 상에 자기정렬(self-aligned)되어 위치하는 금속확산 방지막(123)이 제공된다. 상기 금속확산 방지막(123)은 구리실리콘(CuSi)막 또는 구리실리콘 나이트라이드(CuSiN)막으로 이루어질 수 있다.
상기 상부 절연막(119) 및 상기 금속확산 방지막(123) 상에 장벽층(125)이 제공된다. 상기 장벽층(125)은 내화금속(refractory metal)막 또는 내화금속 질화물(refractory metal nitride)막으로 이루어질 수 있고, 이들 중 선택된 적어도 두개의 막을 차례로 적층시키어 이루어질 수도 있다. 반면, 상기 장벽층(125)은 나이 트라이드(N)의 조성비를 달리하는 적어도 두개의 내화금속 질화막들을 차례로 적층시키어 이루어질 수도 있다. 상기 장벽층(125) 상에 상기 콘택홀(121)을 매립하는 콘택 매립층(127)이 제공된다. 상기 콘택 매립층(127)은 알루미늄(Al), 텅스텐(W) 또는 귀금속(noble metal)으로 이루어질 수 있다. 상기 금속배선(117) 및 상기 콘택 매립층(127)은 각각 구리(Cu) 및 알루미늄(Al)으로 이루어지는 경우에, 상기 장벽층(125)이 불량한 단차 도포성으로 인하여 100Å 이하의 얇은 두께를 가질지라도 상기 금속확산 방지막(123)은 구리(Cu) 및 알루미늄(Al)의 상호확산(inter diffusion)을 방지할 수 있다.
상술한 바와 같이 본 발명에 따르면, 금속배선 상에 금속확산 방지막을 형성하고, 상기 금속확산 방지막 상에 차례로 장벽층 및 콘택 매립층을 형성한다. 상기 금속배선 및 상기 콘택 매립층이 서로 다른 금속으로 형성된 경우, 상기 금속확산 방지막은 상기 장벽층이 100Å 이하의 얇은 두께로 형성되더라도 상기 금속배선 및 상기 콘택 매립층 사이에서 발생하는 금속원자들의 상호확산을 방지할 수 있다. 그 결과, 상기 상호확산으로 인한 상기 금속배선 또는 상기 콘택 매립층 내부에 보이드가 발생하는 것을 방지할 수 있다. 아울러, 상기 장벽층을 얇게 형성함으로써 종래 두꺼운 장벽층으로 인해 콘택홀의 상부코너 상에 오버행이 발생하는 것을 방지할 수 있다.

Claims (12)

  1. 반도체 기판 상에 금속배선을 형성하고,
    상기 금속배선을 갖는 상기 반도체 기판 상에 상부 절연막을 형성하고,
    상기 상부 절연막을 패터닝하여 상기 금속배선을 노출시키는 콘택홀을 형성하고,
    상기 노출된 금속배선 상에 선택적으로 금속확산 방지막을 형성하고,
    상기 금속확산 방지막 상에 상기 콘택홀을 채우는 콘택 매립층을 형성하는 것을 포함하는 반도체 소자의 배선 구조체 형성방법.
  2. 제 1 항에 있어서,
    상기 금속확산 방지막을 형성하기 전에, 세정공정을 실시하여 상기 노출된 금속배선 상의 산화막을 제거하는 것을 더 포함하는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  3. 제 1 항에 있어서,
    상기 금속확산 방지막은 플라즈마(plasma) 또는 가스 클러스터 이온빔(gas cluster ion beam)을 이용하여 상기 금속배선 상에 자기정렬(self-aligned)되어 형성되는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  4. 제 1 항에 있어서,
    상기 금속배선은 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 귀금속(noble metal)으로 형성되는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  5. 제 1 항에 있어서,
    상기 금속배선이 구리배선인 경우에, 상기 금속확산 방지막은 구리실리콘(CuSi) 또는 구리실리콘 나이트라이드(CuSiN)로 형성되는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  6. 제 1 항에 있어서,
    상기 상부 절연막 및 상기 금속확산 방지막 상에 장벽층을 형성하는 것을 더 포함하는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  7. 제 1 항에 있어서,
    상기 콘택 매립층은 알루미늄으로 형성되는 것이 특징인 반도체 소자의 배선 구조체 형성방법.
  8. 반도체 기판 상에 제공된 금속배선;
    상기 금속배선 상에 형성되고 상기 금속배선의 소정영역을 노출시키는 콘택홀을 갖는 상부 절연막;
    상기 노출된 금속배선 상에 선택적으로 형성된 금속확산 방지막;
    상기 금속확산 방지막 상의 상기 콘택홀을 채우는 콘택 매립층을 포함하는 배선 구조체.
  9. 제 8 항에 있어서,
    상기 금속배선은 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 귀금속(noble metal)으로 이루어지는 것을 특징으로 하는 배선 구조체.
  10. 제 8 항에 있어서,
    상기 금속 배선이 구리배선인 경우에, 상기 금속확산 방지막은 구리실리콘(CuSi) 또는 구리실리콘 나이트라이드(CuSiN)로 이루어지는 것을 특징으로 하는 배선 구조체.
  11. 제 8 항에 있어서,
    상기 콘택홀의 측벽 및 상기 콘택 매립층 사이, 그리고 상기 금속확산 방지막 및 상기 콘택 매립층 사이에 제공된 장벽층을 더 포함하는 것이 특징인 배선 구조체.
  12. 제 8 항에 있어서,
    상기 콘택 매립층은 알루미늄(Al)으로 이루어지는 것을 특징으로 하는 배선 구조체.
KR1020070035205A 2007-04-10 2007-04-10 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체 KR20080091989A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035205A KR20080091989A (ko) 2007-04-10 2007-04-10 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035205A KR20080091989A (ko) 2007-04-10 2007-04-10 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체

Publications (1)

Publication Number Publication Date
KR20080091989A true KR20080091989A (ko) 2008-10-15

Family

ID=40152315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035205A KR20080091989A (ko) 2007-04-10 2007-04-10 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체

Country Status (1)

Country Link
KR (1) KR20080091989A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116137A (ko) * 2014-04-04 2015-10-15 삼성전자주식회사 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법
WO2023103531A1 (en) * 2021-12-09 2023-06-15 International Business Machines Corporation Top via interconnect structure with texture suppression layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150116137A (ko) * 2014-04-04 2015-10-15 삼성전자주식회사 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법
WO2023103531A1 (en) * 2021-12-09 2023-06-15 International Business Machines Corporation Top via interconnect structure with texture suppression layers

Similar Documents

Publication Publication Date Title
US10943867B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
US20080242088A1 (en) Method of forming low resistivity copper film structures
US6602782B2 (en) Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
US7872351B2 (en) Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
KR20080001254A (ko) 반도체 소자의 금속 배선 형성 방법
KR20080091989A (ko) 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US8159069B2 (en) Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
JP5428151B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
US7524749B2 (en) Metallization method of semiconductor device
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8080472B2 (en) Metal line having a MoxSiy/Mo diffusion barrier of semiconductor device and method for forming the same
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR20040059836A (ko) 반도체 소자의 콘택 형성방법
KR20070023177A (ko) 반도체 소자의 구리 배선 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination