KR20040047503A - 알루미늄 금속 배선 형성방법 - Google Patents
알루미늄 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR20040047503A KR20040047503A KR1020020082414A KR20020082414A KR20040047503A KR 20040047503 A KR20040047503 A KR 20040047503A KR 1020020082414 A KR1020020082414 A KR 1020020082414A KR 20020082414 A KR20020082414 A KR 20020082414A KR 20040047503 A KR20040047503 A KR 20040047503A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- aluminum
- interlayer film
- contact hole
- vapor deposition
- Prior art date
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 102
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 131
- 239000011229 interlayer Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000009832 plasma treatment Methods 0.000 claims abstract description 43
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 230000008021 deposition Effects 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 59
- 229910052718 tin Inorganic materials 0.000 claims description 59
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 44
- 239000000126 substance Substances 0.000 claims description 24
- 238000005240 physical vapour deposition Methods 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- QUSNBJAOOMFDIB-UHFFFAOYSA-N Ethylamine Chemical compound CCN QUSNBJAOOMFDIB-UHFFFAOYSA-N 0.000 claims description 4
- 229910000086 alane Inorganic materials 0.000 claims description 4
- 239000002243 precursor Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 229910004166 TaN Inorganic materials 0.000 claims 14
- 238000005234 chemical deposition Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 230000002821 anti-nucleating effect Effects 0.000 abstract description 10
- 239000004411 aluminium Substances 0.000 abstract 4
- 238000009413 insulation Methods 0.000 abstract 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 155
- 239000010936 titanium Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- -1 nitrogen (N2) plasma Chemical compound 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
반도체 기판의 콘택홀 또는 그루브 안에 알루미늄(Al) 배선을 선택적으로 형성하는 방법이 개시되어 있다. 콘택홀 또는 그루브의 내면 상부와 반도체 기판의 주 표면 상부에 질소를 함유하는 층간막이 형성된다. 상기 반도체 기판의 상기 주 표면 상부에 위치하는 상기 층간막의 제1 표면 부위에 보호막을 형성하기 위하여 플라즈마 처리를 한다. 이어서 중간에 진공 브레이크(vacuum break) 없이 알루미늄 막이 상기 콘택홀 또는 리세스의 상기 내면 상부에 위치하는 상기 층간막의 제2 표면 부위에만 화학기상증착 된다. 상기 층간막의 상기 제1 표면 부위의 플라즈마 처리는 상기 층간막의 상기 제1 표면 부위 상부에 알루미늄(Al) 막의 화학기상증착을 억제한다. 그러므로 금속증착 방지막(anti nucleation layer)으로 절연막을 추가적으로 증착하는 것이 불필요하며 공정 중간에 진공 브레이크(vacuum break) 없이 진행되므로 알루미늄(Al) 배선 공정의 생산성을 향상시킬 수 있다.
Description
본 발명은 반도체 집적회로소자의 제조에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 집적회로소자의 금속 배선을 형성하는 방법에 관한 것이다.
근래에 반도체 소자의 제조 부분에 있어서 금속 배선의 적절한 형성이 점점 중요해 지고 있다. 금속 배선의 저항이 전기적 신호의 빠른 전송의 요구에 맞추기 위하여 가능한 적어야 한다. 그러나 회로 설계자는 경제적인 효율과 소자의 신뢰성에 대하여 저항의 수준을 적절히 조정해야 한다. 이것을 고려하여 비교적 낮은 가격에 낮은 저항으로 신뢰성을 유지하는 배선에 적합한 물질로서 알루미늄막을 들 수 있다. 이에 따라 알루미늄막이 반도체 소자의 금속 배선의 형성에서 널리 사용되어 왔다.
한편 반도체 소자의 집적도가 증가함에 따라 금속배선의 폭 및 두께는 점점 감소한다. 부수적으로 반도체소자에 형성되는 콘택홀과 리세스 및 절연막들도 점점 감소하여 결국에 종횡비(aspect ratio)가 증가하게 되었다. 그러므로 신뢰성과 증가된 종횡비(aspect ratio)을 가진 홀들을 완전하게 채우는 기술의 개발이 소자 집적도를 더 증가시켜 실현화하는 능력에서 중요한 요소가 되었다.
알루미늄-화학기상증착(Al-CVD)은 낮은 저항의 알루미늄 물질을 가지고 콘택홀이나 리세스을 채우는데 사용되는 기술이다. 알루미늄-화학기상증착 공정들은 2가지 유형으로 분류되는데 즉 브랭킷(blanket)-알루미늄 증착 공정과 선택적(selective)-알루미늄 증착 공정이다. 브랭킷(blanket)-알루미늄 증착 공정에서 알루미늄은 콘택홀을 채우기 위해 웨이퍼의 전면에 증착되는 기술로써 우수한단차 도포성(step coverage)를 가진 알루미늄 특성을 최대한 이용하는 것이다. 그러나 알루미늄이 일정한 두께로 증착되었을 때 웨이퍼 면의 거칠기가 생기고 작은 콘택홀에서는 홀 내에 공공이 생겨 채우기가 어렵게 된다.
반면에 절연막과 도전막 상의 성장 능력 차이를 이용하는 선택적(selective)-알루미늄 증착 공정은 도전막이 노출된 콘택홀 바닥에서부터 알루미늄이 자라 올라오는 공정을 이용한다. 그러나 일반적으로 하지막인 기판의 실리콘 원자와 알루미늄 원자들의 반응을 억제하기 위하여 알루미늄 증착 전에 브랭킷 금속 장벽막이 증착되는데, 이때 브랭킷 금속 장벽막은 콘택홀이 형성된 결과물 전면에 형성된다. 따라서 콘택홀 내부에서만 선택적으로 금속배선을 형성하기가 어렵다.
장벽 금속막의 존재하에 금속 상호 접속 구조를 형성하는 우호적 금속증착(Preferential Metal Deposition, 이하에서는 PMD로 표기함) 방법은 2002년 4월 23일에 발행 된 미합중국 특허 제6,376,355에 기재되어 있다. 상기 특허의 내용은 참조로 설명한다.
도 1a를 참조하면 우호적 금속증착(PMD) 공정의 일 실시예는 유전막(100)의 상부 표면 상에, 유전막(100) 내에 형성된 콘택홀(104)의 내면 상에 TiN/Ti 막(102)을 증착하는 것으로 부분적으로 특성화한다. 참조번호 102a는 Ti막을 나타내고 102b는 TiN막을 나타낸다. 이어서 물질막(106)이 상기 TiN/Ti 막(102)의 상부 표면 상부에만 형성된다. 상기 물질막(106)의 예들은 알루미늄, 티타늄, 탄탈륨이다. 이어서 물질막(106)를 구비하는 결과 구조가 공기 또는 산소 플라즈마에 노출되어 도 1b에서 보여주듯이 상기 물질막(106)의 적어도 일부분에서 산화가 일어나 금속증착 방지막(anti nucleation layer)(108)을 형성한다. 상기 금속증착 방지막(anti nucleation layer)의 예들은 알루미늄 산화막, 티타늄 산화막, 탄탈륨 산화막이다.
도 1c를 참조하면 상기 금속증착 방지막(anti nucleation layer)(108)를 구비하는 결과 구조에 알루미늄 브랭킷 화학 기상 증착를 적용한다. 그러나 알루미늄은 상기 금속증착 방지막(anti nucleation layer)(108)의 존재 때문에 상기 유전막(100)의 상부 표면 상부에서 화학기상증착이 일어나지 않으며 오히려 알루미늄막(110)은 상기 콘택홀(104)의 내면 상에서만 선택적으로 형성된다.
이어서 도 1d에서 보여주듯이 물리기상증착(PVD) 방법으로 추가 알루미늄이 증착되고 리플로우 공정이 이어서 진행된다. 그러므로 유전막 안에 있는 콘택홀이 알루미늄(112)으로 완전하게 채워지게 된다.
상기 화학기상증착-알루미늄의 우수한 단차 도포성(step coverage) 특성을 이용하여 종횡비(aspect ratio)가 큰 콘택홀에 알루미늄으로 채우기 위하여 우호적 금속증착(PMD) 공정을 사용하게 된다. 그러나 우호적 금속증착(PMD) 공정의 하나의 결점은 주로 금속증착 방지막(108) 같은 절연막를 형성함으로 기인되어 발생되는 생산성 하락에 있다. 예로서 물질막(106)의 증착은 부수적인 공정 스텝으로 구성되어 있는 것이다. 게다가 상기 금속막을 자연 산화의 목적으로 이루어지는 진공 브레이크(vacuum break) 때문에 공정 시간이 또한 증가하고 있다.
따라서, 본 발명의 목적은 반도체 기판 상에 콘택홀 또는 그루브 안에 알루미늄(Al) 배선을 선택적으로 형성하는 방법에서 기존의 우호적 금속증착(PMD) 공정을 이용할 경우 금속증착 방지막(anti nucleation layer)으로 절연막을 추가적으로 증착하는 것이 필요하며 공정 중간에 진공 브레이크(vacuum break) 때문에 발생하는 공정 시간의 증가로 인한 알루미늄(Al) 배선 공정 생산성 저하 문제를 일으키고 있는데 이를 해결하기 위하여 알루미늄(Al) 배선을 선택적으로 형성하는 방법들을 제공하는 것이다.
도 1a 내지 1d는 우호적 금속 증착(Preferential Metal Deposition) 공정을 설명하는 단면도이다.
도 2a 내지 2d는 본 발명의 제1 실시예에 따른 금속 증착 공정을 설명하는 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 공정 순서를 보여주는 흐름도이다.
도 4는 본 발명의 제3 실시예에 따른 공정 순서를 보여주는 흐름도이다.
도 5는 본 발명의 제4 실시예에 따른 공정 순서를 보여주는 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 유전막 또는 반도체 기판 102, 202 : 층간막(TiN/Ti막)
102a, 202a : Ti막 102b, 202b : TiN막
104, 204 : 콘택홀 또는 그루브 106 : 물질막
108 : 금속증착 방지막(ANL) 110, 210 : 알루미늄막
112, 212 : 알루미늄 214 : 플라즈마
본 발명의 제1 실시예에 따라서, 알루미늄 배선은 반도체 기판의 콘택홀 또는 그루브 내에 선택적으로 형성이 된다. 질소를 함유하는 층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다. 상기 층간막의 제1 표면 부위에 보호막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 층간막의 제1 표면 부위를 플라즈마 처리한다. 이어서 알루미늄막이 중간에 진공 브레이크(vacuum break)없이, 즉 인-시투(in-situ) 공정으로(이하에서는 진공 브레이크 없이로 표기함) 콘택홀 또는 리세스의 내면 상부에 위치하는 상기 층간막의 제2 표면 부위 상부에만 화학기상증착된다. 층간막의 상기 제1 표면 부위 상부에는 상기 플라즈마 처리에 의해 알루미늄막의 화학기상증착을 억제한다.
본 발명의 제2 실시예에 따라서, 알루미늄 배선은 반도체 기판의 콘택홀 또는 그루브 내에 선택적으로 형성이 된다. 질소를 함유하는 층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다. 상기 층간막의 상기제1 표면 부위에 보호막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 상기 층간막의 제1 표면 부위를 플라즈마 처리한다. 이어서 알루미늄막이 중간에 진공 브레이크(vacuum break) 없이 콘택홀 또는 리세스의 내면 상부에 위치하는 상기 층간막의 제2 표면 부위 상부에만 화학기상증착된다. 상기 층간막의 상기 제1 표면 부위 상부에는 상기 플라즈마 처리에 의해 알루미늄막의 화학기상증착을 억제한다. 이어서 중간에 진공 브레이크(vacuum break) 없이 상기 콘택홀과 그루브를 채우기 위하여 절연막 상부와 알루미늄막 상부에 추가 알루미늄막을 증착한다.
본 발명의 제3 실시예에 따라서, 알루미늄 배선은 반도체 기판의 콘택홀 또는 그루브 내에 선택적으로 형성이 된다. 제1 층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다. 이어서 질소를 함유하는 제2 층간막이 상기 제1 층간막 상부에 형성된다. 상기 층간막의 제1 표면 부위에 절연막을 형성하기 위하여 상기 반도체 기판의 주 표면 상부에 위치하는 상기 제2 층간막의 제1 표면 부위를 플라즈마 처리한다. 이어서 알루미늄막이 중간에 진공 브레이크(vacuum break) 없이 콘택홀 또는 리세스의 내면 상부에 위치하는 상기 제2 층간막의 제2 표면 부위 상부에만 화학기상증착된다. 상기 제2 층간막의 상기 제1 표면 부위 상부에는 상기 플라즈마 처리에 의해 알루미늄막의 화학기상증착을 억제한다. 이어서 중간에 진공 브레이크(vacuum break) 없이 상기 콘택홀과 그루브를 채우기 위하여 절연막 상부와 알루미늄막 상부에 추가 알루미늄막을 증착한다.
본 발명의 제4 실시예에 따라서, 알루미늄 배선은 반도체 기판의 콘택홀 또는 그루브 내에 선택적으로 형성이 된다. 질소를 함유하는 층간막이 반도체 기판의주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다. 이어서 부분적으로 식각된 층간막을 수득하기 위하여 층간막이 부분적으로 식각되어 진다. 상기 부분적으로 식각된 층간막의 제1 표면 부위에 절연막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 상기 부분적으로 식각된 층간막의 제1 표면 부위를 플라즈마 처리한다. 이어서 알루미늄막이 중간에 진공 브레이크(vacuum break) 없이 콘택홀 또는 리세스의 내면 상부에 위치하는 부분적으로 식각된 상기 층간막의 제2 표면 부위 상부에만 화학기상증착된다. 부분적으로 식각된 상기 층간막의 상기 제1 표면 부위 상부에는 상기 플라즈마 처리에 의해 알루미늄막의 화학기상증착을 억제한다. 이어서 중간에 진공 브레이크(vacuum break) 없이 상기 콘택홀과 그루브를 채우기 위하여 절연막 상부와 알루미늄막 상부에 추가 알루미늄막을 증착한다.
본 발명은 적어도 부분적으로 콘택홀(또는 리세스, 그루브, 등)의 외부에 웨팅 또는 장벽막 처리를 플라즈마를 이용한 보호막 처리로 변경 실시하는 것을 특징으로 한다. 상기 보호막은 연속적인 화학기상증착-알루미늄 공정 진행 중에 콘택홀의 외부의 처리된 막 상에 알루미늄 증착을 억제하나 상기 콘택홀 내부에 얇은 알루미늄 막이 증착되는 것을 억제하지는 않는다. 이같이 금속증착 방지막(anti nucleation layer)으로 절연막을 추가적으로 증착하는 것이 불필요하다. 게다가 보호막 처리와 화학기상증착-알루미늄 공정 사이에 진공 브레이크(vacuum break)를 피할 수 있다. 이 방법을 이용할 경우 생산성이 증가된다.
이하, 본 발명을 상세히 설명한다.
실시예 1
본 발명의 제1 실시예에 따른 금속 증착 공정을 설명하는 단면도인 도 2a 내지 2d를 참조한다.
질소(N)를 함유하는 층간막(202)(즉 웨팅막 또는 장벽막)이 반도체 기판(200)의 주 표면 상부와 콘택홀 또는 그루브(204)의 내면 상부에 형성된다. 이 실시예에서 예를 들어 상기 층간막(202)는 TiN/Ti 막이며 반도체 기판(200)은 상기 반도체 막의 표면 상부에 또는 금속막의 표면 상부에 형성되는 유전막이다. 이 경우 도 2a의 참조번호 202a는 Ti막이며 참조번호 202b는 TiN막을 나타낸다.
지금 위에서 설명한 미합중국 특허 제6,376,355의 우호적 금속증착(PMD) 공정에서 상기 물질막(106)은 이어서 증착될 것이고 적어도 표면부에는 금속증착 방지막(anti nucleation layer)(ANL)(108)을 수득하기 위하여 산화되어 질 것이다. 대조적으로, 도 2b에서 보여주듯이 본 실시예에 따라서, 상기 Ti/TiN 막(202)의 상부 표면 부위에 보호막을 형성하기 위하여 유전막(200)의 주 표면 상부에 위치하는 상기 Ti/TiN 막(202)의 상부 표면 부위를 플라즈마(214) 처리한다. 플라즈마 특성 때문에 콘택홀(204) 내에 상기 Ti/TiN 막(202)의 내면 부위는 실제적으로 플라즈마 처리되지 않아서 효과적인 보호막이 생기지 않는다. 상기 보호막은 상기 Ti/TiN 막(202)의 상기 상부 표면에 금속증착 방지막(anti nucleation layer)을 형성하여 연속적인 화학기상증착-알루미늄 공정에서 알루미늄의 증착을 억제한다. 그러므로 도 2c에서 보여주듯이 화학기상증착-알루미늄 공정이 수행되어 상기 콘택홀(204) 내에만 상기 Ti/TiN 막(202) 상에 알루미늄막(210)이 증착되어 진다. 이어서 도 2d에서 보여주듯이 추가 알루미늄이 물리기상증착(PVD)에 의해 증착된다. 다음에 리플로우 공정이 진행되어 알루미늄(212)를 가지고 상기 유전막 내의 상기 콘택홀을 완전하게 채우게 된다.
바람직하게는, 생산성을 증가하기 위하여 상기 Ti/TiN 막(202)의 형성, 상기 플라즈마 처리 및 화학기상증착-알루미늄 증착을 중간에 진공 브레이크(vacuum break) 없이 진행한다. 또한 바람직하게는, 상기 플라즈마 처리와 화학기상증착-알루미늄 증착을 동일 반응 챔버에서 진행한다.
상기 층간막은 Ti/TiN 외에 다른 물질로 구성할 수 있는데 예로서, TiN, TaN, Ta/TaN, Ti/TaN, 및 Ta/TiN 막들이 사용되어 질 수 있다.
바람직하게는, 상기 플라즈마는 질소(N2) 플라즈마 같이 질소를 포함하는 플라즈마이나 암모니아(NH3) 플라즈마 또는 아르곤(Ar) 플라즈마 같은 다른 플라즈마가 사용되어 질 수 있다. 바람직하게는, 질소 플라즈마는 플라즈마 파워는 50 내지 300 와트(watts)와 압력 0.1 내지 5 토르(torr)로 준비된 챔버 속에 질소(N2) 와 아르곤(Ar) 가스를 넣어서 얻게 된다. 여기서 아르곤(Ar) 유속이 50 내지 1000 에스시시엠(sccm) 그리고 질소(N2) 유속이 50 내지 1000 에스시시엠(sccm) 이다.
알루미늄막의 화학기상증착-알루미늄 증착에서 사용되는 전구체(PRECURSOR)는 MPA(methyl pyrroridine alane), DMEAA(dimethly ethyl amine alane) 또는 DMAH(dimethly aluminum hydride) 이다.
비록 심하게 제한되지는 않지만, 본 발명에서는 직경이 0.5um 이하/또는 종횡비(aspect ratio)가 2 이상을 가진 콘택홀를 채우는 것이다.
실시예 2
본 발명의 제2 실시예는 도 3의 흐름도를 참조하여 설명한다.
질소를 함유하는 층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다(공정 301). 비록 상기 일 실시예에서 알려주듯이 다른 물질막들이 사용될 수 있더라도 이 예에서는 상기 층간막은 Ti/TiN 장벽 금속 막이다. 이어서 상기 층간막의 상기 제1 표면 부위에 보호막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 상기 층간막의 상부 표면 부위를 플라즈마 처리한다(공정 302). 다음에 알루미늄 막이 상기 콘택홀 또는 그루브의 내면 부위 상부에 위치하는 상기 Ti/TiN 막의 내면 부위 상부에만 화학기상증착-알루미늄 증착된다(공정 303). 상기 일 실시예처럼 상기 층간막의 상기 제1 표면 부위 상부의 상기 플라즈마 처리에 의해 상기 층간막의 상기 상부 표면 부위 상부에 알루미늄 막의 화학기상증착-알루미늄 증착을 억제한다. 다음에 추가 알루미늄이 물리기상증착(PVD)에 의해 증착되고 이어서 리플로우 공정이 진행되어서 알루미늄을 가지고 반도체 기판 내의 상기 콘택홀을 완전하게 채우게 된다(공정 304).
제2 실시예에서, 적어도 상기 플라즈마 처리와 화학기상증착-알루미늄 증착을 중간에 진공 브레이크(vacuum break) 없이 진행한다. 그리고 바람직하게는, 도 3의 모든 공정 301에서 304까지 중간에 진공 브레이크(vacuum break) 없이 진행되어야 한다. 또한 바람직하게는, 상기 플라즈마 처리와 화학기상증착-알루미늄 증착을 동일 반응 챔버에서 진행한다.
실시예 3
본 발명의 제3 실시예는 도 4의 흐름도를 참조하여 설명한다.
제 1 층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다(공정 401). 비록 Ti, Ti/TiN, Ta, Ta/TaN, Ti/TaN, Ta/TiN, Ta/Ti 및 Ti/Ta 같은 막들이 사용되어 질 수 있으나 이 예에서는 상기 제 1 층간막은 Ti/TiN 장벽 금속 막이다. 이어서 제2 층간막이 상기 제 1 층간막 상부에 형성된다. 이 예에서는 상기 제 2 층간막은 얇은 TiN 막이다(공정 402). 그러나 다시 다른 막들도 사용되어 질 수 있다. 다음에 상기 얇은 TiN 막의 상부 표면 부위에 보호막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 상기 얇은 TiN 막의 상부 표면 부위를 플라즈마 처리한다(공정 403). 다음에 알루미늄 막이 상기 콘택홀과 그루브의 내면 상부에 위치하는 상기 얇은 TiN 막의 내면 부위 상부에만 화학기상증착-알루미늄 증착된다(공정 404). 상기 일 실시예처럼, 상기 얇은 TiN 막의 상기 상부 표면 부위에 플라즈마 처리에 의해 상기 얇은 TiN 막의 상기 상부 표면 부위 상부에 알루미늄 막의 화학기상증착-알루미늄 증착을 억제한다. 다음에 추가 알루미늄이 물리기상증착(PVD)에 의해 증착되고 이어서 리플로우 공정이 진행되어서 알루미늄을 가지고 반도체 기판 내의 상기 콘택홀을 완전하게 채우게 된다(공정 405).
제3 실시예에서, 적어도 상기 플라즈마 처리, 화학기상증착-알루미늄 증착을 중간에 진공 브레이크(vacuum break) 없이 진행한다. 그리고 바람직하게는, 도 4의 공정 402에서 405까지 중간에 진공 브레이크(vacuum break) 없이 진행되어야 한다. 또한 바람직하게는, 적어도 상기 플라즈마 처리와 화학기상증착-알루미늄 증착을 동일 반응 챔버에서 진행한다.
실시예 4
본 발명의 제4 실시예는 도 5의 흐름도를 참조하여 설명한다.
층간막이 반도체 기판의 주 표면 상부와 콘택홀 또는 그루브의 내면 상부에 형성된다(공정 501). 비록 제 일예에서 알려주듯이 다른 물질막들이 사용될 수 있더라도 이 예에서는 상기 층간막은 Ti/TiN 장벽 금속 막이다. 이어서 상기 층간막에 식각된 Ti/TiN 장벽 금속 막으로 한정하기 위하여 식각을 적용한다(공정 502). 다음에 상기 얇은 막의 상부 표면 부위에 보호막을 형성하기 위하여 반도체 기판의 주 표면 상부에 위치하는 상기 식각된 Ti/TiN 막의 상부 표면 부위를 플라즈마 처리한다(공정 503). 다음에 알루미늄 막이 상기 콘택홀과 그루브의 내면 상부에 위치하는 상기 식각된 Ti/TiN 막의 내면 부위 상부에만 화학기상증착-알루미늄 증착된다(공정 504). 상기 일 실시예처럼, 상기 얇은 TiN 막의 상기 상부 표면 부위의 플라즈마 처리에 의해 상기 얇은 TiN 막의 상기 상부 표면 부위 상부에 알루미늄 막의 화학기상착-알루미늄 증착을 억제한다. 다음에 추가 알루미늄이 물리기상증착(PVD)에 의해 증착되고 이어서 리플로우 공정이 진행되어서 알루미늄을 가지고 반도체 기판 내의 상기 콘택홀을 완전하게 채우게 된다(공정 505).
제4 실시예에서, 적어도 상기 플라즈마 처리, 화학기상증착-알루미늄 증착을 중간에 진공 브레이크(vacuum break) 없이 진행한다. 그리고 바람직하게는, 도 5의 공정 502에서 505까지 중간에 진공 브레이크(vacuum break) 없이 진행한다. 또한 바람직하게는, 적어도 상기 플라즈마 처리와 화학기상증착-알루미늄 증착을 동일 반응 챔버에서 진행한다.
비교 실험
본 발명에 따라서 플라즈마 처리를 함으로 기인하는 상기 금속증착 방지성질(ant nucleation properties)을 확인하기 위하여 몇 가지의 연속 시험 공정을 수행되었다.
어느 방법에서든지 발명의 범위에 제한을 두지 않고 연속 시험 결과들을 아래의 표에서 보여준다.
| 순서 | 항 목 | 결 과알루미늄(Al) 증착 상태 |
| 1 | 콜리메이터 스퍼터(collimator sputter) TiN →질소(N2) 플라즈마 → 화학기상증착 알루미늄(Al) | 증착 안됨 |
| 2 | 콜리메이터 스퍼터(collimator sputter) TiN → 질소(N2) 플러싱(Flushing) → 화학기상증착 알루미늄(Al) | 정상 증착 |
| 3 | 콜리메이터 스퍼터(collimator sputter) TiN → 질소(N2) 플라즈마 → 진공 브레이크(vacuum break) → 화학기상증착 알루미늄(Al) | 정상 증착 |
| 4 | 콜리메이터 스퍼터(collimator sputter) TiN → 질소(N2) 플라즈마 → 진공 상태 유지(120초 동안) →화학기상증착 알루미늄(Al) | 증착 안됨 |
| 5 | 콜리메이터 스퍼터(collimator sputter) Ti →질소(N2) 플라즈마 → 화학기상증착 알루미늄(Al) | 정상 증착 |
| 6 | 콜리메이터 스퍼터(collimator sputter) TiN → 진공 브레이크(vacuum break) → 질소(N2) 플라즈마 → 화학기상증착 알루미늄(Al) | 불균일 증착 |
| 7 | 화학기상증착 TiN → 진공 브레이크(vacuum break) → 질소(N2) 플라즈마 → 화학기상증착 알루미늄(Al) | 불균일 증착 |
| 8 | 콜리메이터 스퍼터(collimator sputter) TiN → 진공 브레이크(vacuum break) → 콜리메이터 스퍼터 (collimator sputter) TiN → 질소(N2) 플라즈마 → 화학기상증착 알루미늄(Al) | 증착 안됨 |
| 9 | 화학기상증착 TiN → 진공 브레이크(vacuum break) → 콜리메이터 스퍼터(collimator sputter) TiN → 질소(N2) 플라즈마화학기상증착 알루미늄(Al) | 증착 안됨 |
위의 표에서 설명하듯이, 중간에 진공 브레이크(vacuum break) 없이 연속적으로 TiN 막의 증착과 플라즈마 처리 및 화학기상증착-알루미늄 공정을 진행할 경우에 플라즈마 처리가 이루어진 부분에서 알루미늄의 증착이 억제되는 것으로 확인되어 플라즈마 처리된 TiN 막의 금속증착 방지성질(ant nucleation properties)을확인하였다.
본 발명에 의하면, 반도체 기판 상에 콘택홀 또는 그루브 안에 알루미늄 배선을 선택적으로 형성하는 것에 있어서 여러 가지 실시예에 따라서 금속증착 방지막(anti nucleation layer)으로 절연막을 추가적으로 증착하는 것이 불필요하며 중간에 진공 브레이크(vacuum break) 없이 진행되므로 알루미늄(Al) 배선 공정의 생산성을 향상시킬 수 있다.
상술한 바와 같이 본 발명은 기재된 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (46)
- 반도체 기판의 상부 주 표면과 상기 상부 주 표면 아래로 연장되는 내면에 의해 한정되는 콘택홀 또는 그루브를 포함하는 반도체 기판의 콘택홀 또는 그루브 내에 알루미늄 배선 형성 방법에서, 상기 방법은반도체 기판의 상기 주 표면 상부와 상기 콘택홀 또는 그루브의 내면 상부에 질소를 함유하는 층간막을 형성하는 단계;상기 반도체 기판의 상기 주 표면 상부에 위치하는 상기 층간막의 제1 표면부위를 플라즈마 처리하여 상기 층간막의 제 1 표면 부위에 보호막을 형성하는 단계; 및상기 층간막의 상기 제1 표면 부위의 상기 플라즈마 처리는 상기 층간막의 상기 제1 표면 부위 상부에 알루미늄(Al) 막의 상기 화학기상증착을 억제하고 상기 콘택홀 또는 그루브의 상기 내면 상부에 위치하는 상기 층간막의 제2 표면 부위 상부에만 알루미늄막을 화학 기상 증착하는 단계를 포함하고,상기 플라즈마 처리와 화학기상증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 층간막 형성, 상기 플라즈마 처리 및 상기 화학기상증착은 중간에 진공 브레이크(vacuum break) 없이 수행하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 플라즈마 처리 및 상기 화학기상증착은 동일한 반응 챔버 내에서 수행하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 층간막은 TiN 막, TaN 막, Ta/TaN 막, Ti/TaN 막, 및 Ta/TiN 막들로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 층간막은 Ti/TiN막인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 플라즈마는 질소(N2) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제6항에 있어서, 상기 질소(N2) 플라즈마는 챔버 안에 아르곤(Ar) 과 질소(N2)을 도입하여 수득하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제7항에 있어서, 상기 아르곤(Ar) 과 질소(N2)는 0.1 내지 5 torr의 압력하에서 도입되고, 아르곤(Ar) 유속이 50 내지 1000 에스시시엠(sccm) 그리고 질소(N2) 유속이 50 내지 1000 에스시시엠(sccm)인 것을 특징으로 하는 알루미늄배선 형성 방법.
- 제6항에 있어서, 플라즈마 파워는 50 내지 300 와트(watts) 인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 플라즈마는 암모니아(NH3) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 플라즈마는 아르곤(Ar) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 알루미늄막은 MPA(methyl pyrroridine alane), DMEAA(dimethly ethyl amine alane) 또는 DMAH(dimethly aluminum hydride)를 전구체(PRECURSOR)로 사용하여 화학기상증착으로 증착하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 콘택홀 또는 그루브를 채우기 위하여 상기 보호막 상부와 상기 알루미늄막 상부에 추가 알루미늄막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제13항에 있어서, 상기 추가 알루미늄막은 물리기상증착(PVD) 방법 및 리플로우 공정에 의해 증착되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 콘택홀의 직경이 0.5um 이하인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제1항에 있어서, 상기 콘택홀의 종횡비(aspect ratio)가 2 이상인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 반도체 기판의 상부 주 표면과 상기 상부 주 표면 아래로 연장되는 내면에 의해 한정되는 콘택홀 또는 그루브를 포함하는 반도체 기판의 콘택홀 또는 그루브 내에 알루미늄 배선 형성 방법에서, 상기 방법은반도체 기판의 상기 주 표면 상부와 상기 콘택홀 또는 그루브의 내면 상부에 질소를 함유하는 층간막을 형성하는 단계;상기 반도체 기판의 상기 주 표면 상부에 위치하는 상기 층간막의 제1 표면 부위를 플라즈마 처리하여 상기 층간막의 제 1 표면 부위에 보호막을 형성하는 단계; 및상기 층간막의 상기 제1 표면 부위의 상기 플라즈마 처리는 상기 층간막의 상기 제1 표면 부위의 상부에 상기 알루미늄(Al) 막의 상기 화학기상증착을 억제하고 상기 콘택홀 또는 그루브의 상기 내면 상부에 위치하는 상기 층간막의 제2 표면부위 상부에만 알루미늄막을 화학 기상 증착하는 단계;상기 보호막 상부와 상기 알루미늄막 상부에 추가 알루미늄막을 증착하여 상기 콘택홀과 그루브를 채우는 단계를 포함하고,상기 층간막 형성, 상기 플라즈마 처리, 및 상기 화학기상증착-알루미늄 증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 층간막 형성, 상기 플라즈마 처리, 상기 화학기상증착 및 상기 추가 알루미늄 증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 플라즈마 처리 와 상기 화학기상증착은 동일한 반응 챔버 내에서 수행하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 층간막은 TiN, TaN, Ta/TaN, Ti/TaN, 및 Ta/TiN 막들로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 층간막은 Ti/TiN 막인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 플라즈마는 질소(N2) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 추가 알루미늄막은 물리기상증착(PVD) 방법 및 리플로우 공정에 의해 증착되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 콘택홀의 직경이 0.5um 이하인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제17항에 있어서, 상기 콘택홀의 종횡비(aspect ratio)가 2 이상인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 반도체 기판의 상부 주 표면과 상기 상부 주 표면 아래로 연장되는 내면에 의해 한정되는 콘택홀 또는 그루브를 포함하는 반도체 기판의 콘택홀 또는 그루브 내에 알루미늄 배선 형성 방법에서, 상기 방법은반도체 기판의 상기 주 표면 상부와 상기 콘택홀 또는 그루브의 내면 상부에 제1 층간막을 형성하는 단계;제1 층간막 상부에 질소를 함유하는 제2 층간막을 형성하는 단계;상기 반도체 기판 상의 상기 주 표면 상부에 위치하는 상기 제2 층간막의제1 표면 부위를 플라즈마 처리하여 상기 제2 층간막의 상기 제 1 표면 부위에 보호막을 형성하는 단계; 및상기 제2 층간막의 상기 제1 표면 부위의 상기 플라즈마 처리는 상기 제2 층간막의 상기 제1 표면 부위 상부에 알루미늄(Al) 막의 화학기상증착을 억제하고 상기 콘택홀 또는 그루브의 상기 내면 상부에 위치하는 상기 제2 층간막의 제2 표면 부위 상부에만 알루미늄막을 화학 기상 증착하는 단계;상기 보호막 상부와 상기 알루미늄막 상부에 추가 알루미늄막을 증착하여 상기 콘택홀과 그루브를 채우는 단계를 포함하고,상기 제2 층간막 형성, 상기 플라즈마 처리 및 상기 화학기상증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 제2 층간막 형성, 상기 플라즈마 처리, 상기 화학기상증착 및 상기 추가 알루미늄 증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 플라즈마 처리 와 상기 화학기상증착은 동일한 반응 챔버 내에서 수행하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 제1 층간막은 Ti, Ti/TiN, Ta, Ta/TaN, Ti/TaN,Ta/TiN, Ta/Ti, Ti/Ta 으로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 제2 층간막은 TiN, TaN, Ta/TaN, Ti/TaN, 및 Ta/TiN 막들로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 제2 층간막은 Ti/TiN막인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 플라즈마는 질소(N2) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 추가 알루미늄막은 물리기상증착(PVD) 방법 및 리플로우 공정에 의해 증착되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 콘택홀의 직경이 0.5um 이하인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 콘택홀의 종횡비(aspect ratio)가 2 이상인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제26항에 있어서, 상기 제1 층간막 형성과 상기 제2 층간막 형성사이 중간에 진공 브레이크(vacuum break)가 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 반도체 기판의 상부 주 표면과 상기 상부 주 표면 아래로 연장되는 내면에 의해 한정되는 콘택홀 또는 그루브를 포함하는 반도체 기판의 콘택홀 또는 그루브 내에 알루미늄 배선 형성 방법에서, 상기 방법은반도체 기판의 상기 주 표면 상부와 상기 콘택홀 또는 그루브의 내면 상부에 질소를 함유하는 층간막을 형성하는 단계;상기 층간막을 부분적으로 식각하여 부분적으로 식각된 층간막을 수득하는 단계;상기 반도체 기판 상의 상기 주 표면 상부에 위치하는 상기 부분적으로 식각된 층간막의 제1 표면 부위를 플라즈마 처리하여 상기 부분적으로 식각된 층간막의 상기 제 1 표면 부위에 보호막을 형성하는 단계; 및상기 부분적으로 식각된 층간막의 상기 제1 표면 부위의 상기 플라즈마 처리는 상기 부분적으로 식각된 층간막의 상기 제 1 표면 부위의 상부에 상기 알루미늄(Al) 막의 화학기상증착-알루미늄(Al) 증착을 억제하고 상기 콘택홀 또는 그루브의 상기 내면 상부에 위치하는 상기 부분적으로 식각된 층간막의 제2 표면 부위 상부에만 알루미늄막을 화학 기상 증착하는 단계;상기 보호막 상부와 상기 알루미늄막 상부에 추가 알루미늄막을 증착하여 상기 콘택홀과 그루브를 채우는 단계를 포함하고,상기 부분적으로 식각된 상기 층간막 형성, 상기 플라즈마 처리 및 상기 화학기상증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 층간막 상기 식각, 상기 플라즈마 처리, 상기 화학기상증착 및 상기 추가 알루미늄막의 증착은 중간에 진공 브레이크(vacuum break) 없이 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 플라즈마 처리와 상기 화학기상증착은 동일한 반응 챔버 내에서 수행하는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 제2 층간막은 TiN, TaN, Ta/TaN, Ti/TaN, 및 Ta/TiN 막들로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 층간막은 Ti/TiN막인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 플라즈마는 질소(N2) 플라즈마인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 추가 알루미늄막은 물리기상증착(PVD) 방법 및 리플로우 공정에 의해 증착되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 콘택홀의 직경이 0.5um 이하인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 콘택홀의 종횡비(aspect ratio)가 2 이상인 것을 특징으로 하는 알루미늄 배선 형성 방법.
- 제37항에 있어서, 상기 층간막 상기 형성과 상기 부분적으로 식각된 상기 층간막 사이 중간에 진공 브레이크(vacuum break)가 수행되는 것을 특징으로 하는 알루미늄 배선 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/305,244 US6673718B1 (en) | 2002-11-27 | 2002-11-27 | Methods for forming aluminum metal wirings |
| US10/305244 | 2002-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040047503A true KR20040047503A (ko) | 2004-06-05 |
| KR100450738B1 KR100450738B1 (ko) | 2004-10-01 |
Family
ID=29735846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0082414A KR100450738B1 (ko) | 2002-11-27 | 2002-12-23 | 알루미늄 금속 배선 형성방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6673718B1 (ko) |
| JP (1) | JP4084201B2 (ko) |
| KR (1) | KR100450738B1 (ko) |
| CN (1) | CN100454515C (ko) |
| DE (1) | DE10327618B4 (ko) |
| TW (1) | TWI237869B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4612533B2 (ja) * | 2005-11-30 | 2011-01-12 | Ｊｓｒ株式会社 | アルミニウム膜の形成方法 |
| KR100771549B1 (ko) * | 2006-06-30 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 금속컨택 형성방법 |
| US7871915B2 (en) * | 2008-09-26 | 2011-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming metal gates in a gate last process |
| CN101685800B (zh) * | 2008-09-26 | 2012-02-01 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US8951907B2 (en) | 2010-12-14 | 2015-02-10 | GlobalFoundries, Inc. | Semiconductor devices having through-contacts and related fabrication methods |
| CN104051323B (zh) * | 2013-03-13 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装结构及其制备方法 |
| JP6082712B2 (ja) * | 2013-07-31 | 2017-02-15 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および薄膜の成膜方法 |
| US10541128B2 (en) | 2016-08-19 | 2020-01-21 | International Business Machines Corporation | Method for making VFET devices with ILD protection |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151410A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 窒化チタン膜の形成方法 |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| KR0144913B1 (ko) * | 1995-03-03 | 1998-08-17 | 김광호 | 반도체장치의 금속배선층 형성방법 |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| US6025269A (en) * | 1996-10-15 | 2000-02-15 | Micron Technology, Inc. | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer |
| KR100269878B1 (ko) | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| KR20020072996A (ko) * | 2001-03-14 | 2002-09-19 | 주성엔지니어링(주) | 금속 플러그 형성방법 |
-
2002
- 2002-11-27 US US10/305,244 patent/US6673718B1/en not_active Expired - Lifetime
- 2002-12-23 KR KR10-2002-0082414A patent/KR100450738B1/ko active IP Right Grant
-
2003
- 2003-01-14 JP JP2003006382A patent/JP4084201B2/ja not_active Expired - Fee Related
- 2003-01-24 TW TW092101597A patent/TWI237869B/zh not_active IP Right Cessation
- 2003-03-20 CN CNB031073387A patent/CN100454515C/zh not_active Expired - Lifetime
- 2003-06-18 DE DE10327618A patent/DE10327618B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN100454515C (zh) | 2009-01-21 |
| TWI237869B (en) | 2005-08-11 |
| US6673718B1 (en) | 2004-01-06 |
| DE10327618B4 (de) | 2012-11-15 |
| DE10327618A1 (de) | 2004-06-17 |
| CN1503344A (zh) | 2004-06-09 |
| JP2004179605A (ja) | 2004-06-24 |
| JP4084201B2 (ja) | 2008-04-30 |
| TW200409286A (en) | 2004-06-01 |
| KR100450738B1 (ko) | 2004-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100446300B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100623556B1 (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US20020025670A1 (en) | Method of manufacturing a semiconductor device | |
| KR100455382B1 (ko) | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 | |
| KR100450738B1 (ko) | 알루미늄 금속 배선 형성방법 | |
| US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| US20080157368A1 (en) | Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same | |
| KR20040104146A (ko) | 반도체 장치의 도전성 구조체 형성 방법 | |
| US20030068887A1 (en) | Electroless plating process, and embedded wire and forming process thereof | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR20070005870A (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
| US20070037378A1 (en) | Method for forming metal pad in semiconductor device | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
| KR100639458B1 (ko) | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 | |
| KR100909176B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100480480B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100454257B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
| KR100760920B1 (ko) | 반도체 집적회로 소자에서 구리 배선을 형성하는 방법 | |
| KR20080091989A (ko) | 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체 | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR20030001068A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 16 |