KR100454257B1 - 구리를 사용한 대머신 금속배선 형성 방법 - Google Patents

구리를 사용한 대머신 금속배선 형성 방법 Download PDF

Info

Publication number
KR100454257B1
KR100454257B1 KR10-2001-0038878A KR20010038878A KR100454257B1 KR 100454257 B1 KR100454257 B1 KR 100454257B1 KR 20010038878 A KR20010038878 A KR 20010038878A KR 100454257 B1 KR100454257 B1 KR 100454257B1
Authority
KR
South Korea
Prior art keywords
film
copper
forming
titanium nitride
nitride film
Prior art date
Application number
KR10-2001-0038878A
Other languages
English (en)
Other versions
KR20030002137A (ko
Inventor
김헌도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038878A priority Critical patent/KR100454257B1/ko
Publication of KR20030002137A publication Critical patent/KR20030002137A/ko
Application granted granted Critical
Publication of KR100454257B1 publication Critical patent/KR100454257B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이다. 본 발명은 구리확산방지막의 저항 특성, 스텝 커버리지 및 양산성을 확보할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명은 구리확산방지막으로 비교적 저항값이 낮고 스텝 커버리지가 우수한 TiN막(또는 Ti/TiN막)을 사용한다. TiN막(또는 Ti/TiN막)은 지난 수 십년간 반도체 제조 공정에서 널리 사용되어 온 물질로 낮은 공정 단가와 공정의 안정성 등에 있어 더 이상의 검증이 필요 없다. 그러나, TiN막(또는 Ti/TiN막)은 구리의 확산에 대한 베리어 특성이 떨어지는 바, 본 발명에서는 이러한 베리어 특성을 보완하기 위하여 대머신 패턴을 이루는 층간절연막(주로 실리콘산화막) 표면을 질화하는 공정을 추가하였다.

Description

구리를 사용한 대머신 금속배선 형성 방법{A method for forming damascene metal wire using copper}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이다.
금속 콘택 형성 공정은 다층화된 반도체 소자를 제조하기 위해서는 필수적으로 도입되는 기술로, 상/하부 전도층 간의 수직배선의 근간이 된다. 한편, 반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 축소에 따라 콘택홀의 에스펙트 비(aspect ratio)는 점차 증가하고 있으며, 이에 따라 금속 콘택 형성 공정의 난이도와 중요성이 증대되고 있다.
알루미늄(Al)은 콘택 매립 특성이 우수하지 못함에도 불구하고 비저항이 2.7μΩcm 정도로 낮고 공정이 비교적 용이하기 때문에 금속 배선 물질로서 가장 널리 사용되어 왔다. 그러나, 디자인 룰이 0.25㎛ 급으로 축소되면서 스텝 커버리지(step coverage)가 열악한 물리기상증착(Physical Vapor Deposition, PVD) 방식의 알루미늄 증착을 통해 충분한 콘택 매립을 이룰 수 없고, 일렉트로마이그레이션(electromigration) 특성 등에 의해 열화되는 문제점이 있었다.
이러한 알루미늄 금속배선의 한계를 고려하여 알루미늄에 비해 콘택 매립 특성이 우수한 구리를 금속배선 재료로 사용하는 기술에 대한 관심이 높아가고 있다. 통상적으로 구리를 사용하여 금속배선을 형성할 때 화학기상증착법(CVD)을 사용하고 있다.
그런데, 구리는 식각 특성이 매우 불량한 단점을 가지고 있어 일반적인 금속배선 형성 공정에 적용하기 어렵다. 즉, 고단차비를 가지는 금속배선의 형성시 금속배선의 CD 균일도(critical dimension uniformity), 라인 식각 프로파일(lineetch profile) 및 포토레지스트의 식각 선택비 등에서 만족할만한 결과를 얻기 힘들다. 이러한 구리의 단점을 극복하기 위하여 대머신 금속배선 공정이 사용되고 있다.
통상적인 대머신 금속배선 공정은 층간절연막에 라인용 트렌치 및 콘택홀을 형성하고, 베리어 금속과 구리를 증착한 후 화학적·기계적 평탄화(chemical mechanical planarization, CMP) 기술을 이용하여 층간절연막 상부에 있는 베리어 금속 및 배선 금속을 제거하는 과정을 거치고 있다.
그러나, 이와 같이 대머신 공정을 적용하는 경우에도 문제점은 있다. 즉, 금속배선간의 피치가 작아짐에 따라 RC-지연이 증가하는 문제점이 발생한다. 이러한 대머신 타입의 금속배선의 RC-지연을 줄이기 위한 하나의 방법으로 저유전율 절연막을 사용하고 있다.
한편, 구리(Cu)는 층간절연막과 직접 접촉될 경우 구리의 확산에 의해 소자 특성 저하가 발생하기 때문에 층간절연막과 구리 배선 사이에 구리확산방지막(Cu diffusion barrier)을 필수로 사용되고 있으며, 현재 구리확산방지막으로 주로 TaN막을 사용하고 있다.
그러나, TaN막을 증착하기 위한 타겟 소오스인 탄탈륨(Ta)은 희귀성이 높은 금속으로 양산성이 떨어지는 단점을 가지고 있을 뿐만 아니라, TaN막의 높은 저항값이 문제점으로 지적되고 있다. 또한, TaN막은 PVD 방식으로 증착하기 때문에 스텝 커버리지가 열악하고, 이에 따라 집적도가 증가할수록 후속 공정인 구리 씨드(seed)층 형성 공정이나 구리 전해도금 공정 진행시 갭-필(gap-fill) 문제점을내포하고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 구리확산방지막의 저항 특성, 스텝 커버리지 및 양산성을 확보할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 구리를 사용한 듀얼 대머신 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
17 : 질화된 층간절연막
18 : TiN막(또는 Ti/TiN막)
19 : TiN막
20 : 구리 씨드층
21 : 구리막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 하부층 공정을 마친 기판 상에 형성된 층간절연막을 식각하여 대머신 패턴을 형성하는 제1 단계; 상기 대머신 패턴의 측벽을 이루는 상기 층간절연막 표면을 질화시키는 제2 단계; 적어도 상기 대머신 패턴의 측벽에 질화티타늄막을 포함하는 구리확산방지막을 형성하는 제3 단계; 상기 대머신 패턴 내에 금속배선용 구리막을 매립하는 제4 단계를 포함하는 구리를 사용한 대머신 금속배선 형성방법이 제공된다.
본 발명은 구리확산방지막으로 비교적 저항값이 낮고 스텝 커버리지가 우수한 TiN막(또는 Ti/TiN막)을 사용한다. TiN막(또는 Ti/TiN막)은 지난 수 십년간 반도체 제조 공정에서 널리 사용되어 온 물질로 낮은 공정 단가와 공정의 안정성 등에 있어 더 이상의 검증이 필요 없다. 그러나, TiN막(또는 Ti/TiN막)은 구리의 확산에 대한 베리어 특성이 떨어지는 바, 본 발명에서는 이러한 베리어 특성을 보완하기 위하여 대머신 패턴을 이루는 층간절연막(주로 실리콘산화막) 표면을 질화하는 공정을 추가하였다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 6은 본 발명의 일 실시예에 따른 구리를 사용한 듀얼 대머신 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 1에 도시된 바와 같이 소정의 하부층 공정을 마친 기판(10) 상에 하부 금속배선(11)을 형성하고, 전체 구조 표면을 따라 제1 실리콘 실리콘질화막(12)을 증착하고, 전체 구조 상부에 제1 저유전율절연막(13) 및 제2 실리콘질화막(14)을 증착하고, 비아홀 형성 영역의 제2 실리콘질화막(14)을 선택 식각한다. 이어서, 전체 구조 상부에 제2 저유전율절연막(15) 및 캡핑산화막(16)을 증착하고, 상부 금속배선 마스크를 사용한 사진 공정 및 식각 공정을 실시하여 라인용 트렌치 및 비아홀을 가진 듀얼 대머신 패턴을 형성한다. 여기서, 제1 및 제2 저유전율절연막(13, 15)은 층간절연막으로 사용된 것이며, 제1 실리콘질화막(12)은 확산방지막으로, 제2 실리콘질화막(14)은 하드 마스크층으로 사용된 것이다. 또한, 캡핑산화막(16)은 이를 실리콘질화막으로 대체할 수 있으며, 제1 및 제2 실리콘질화막(12, 14)과 갭핑산화막(16)은 각각 실리콘카바이드(SiC)막으로 대체할 수 있다.
다음으로, 도 2에 도시된 바와 같이 불활성 가스(예컨대, Ar,He, N2등)와 환원성 가스(예컨대, H2등)를 사용한 식각 공정을 통해 비아홀 저면에 형성된 구리산화물을 제거한다. 이때, 웨이퍼에 인가되는 바이어스를 -100V 이하로 설정하는 것이 바람직하다. 이어서, 듀얼 대머신 패턴의 측벽을 이루는 제1 및 제2 저유전율절연막(13, 15)의 표면을 질화시킨다. 이때, 제1 및 제2 저유전율절연막(13, 15)의 질화를 위해서 여러 가지 방법을 사용할 수 있으나, 질소 플라즈마 처리가 가장 바람직하며, 도면 부호 '17'은 질화된 층간절연막을 나타낸 것이다.
계속하여, 도 3에 도시된 바와 같이 전체 구조 표면을 따라 TiN막(또는 Ti/TiN막)(18)을 증착하고, 산소 분위기(정확하게는 질소 분위기의 대기 상태)에서 열처리를 실시하여 TiN막(18)의 일부를 산화시킨다. 이때, 열처리는 상압 열처리로에서 150∼450℃의 온도 범위로 실시하는 것이 바람직하며, 열처리 온도 및 웨이퍼 장입 속도를 조절하여 TiN막(18)에 원하는 만큼의 산소(O)가 충진되도록 한다.
이어서, 도 4에 도시된 바와 같이 그 일부가 산화된 TiN막(18) 상에 다시 TiN막(19)을 증착하고, 그 표면에 구리 씨드층(20)을 형성한다. 앞에서 설명한 질화 공정부터 구리 씨드층(20) 형성 공정은 가급적 진공의 파괴 없이 하나의 장비(예컨대, 원자층증착(ALD) 장비, 물리기상증착(PVD) 장비) 내에서 수행하는 것이 바람직하다.
다음으로, 도 5에 도시된 바와 같이 전기화학적 증착법으로 비아홀 및 라인용 트렌치에 구리막(21)을 매립하고, CMP 공정을 통해 상부 금속배선을 디파인 한다.
계속하여, 도 6에 도시된 바와 같이 구리막(21) 표면에 형성된 구리 산화물을 식각해 내고, 전체 구조 상부에 확산방지막인 제3 실리콘질화막(22)을 증착한다.
상기와 같은 공정을 실시하는 경우, 질화된 층간절연막과 TiN막(또는 Ti/TiN막)이 구리확산방지 특성을 충분히 확보할 수 있으며, TiN막(또는 Ti/TiN막)을 구리확산방지막으로 사용함으로서 콘택 저항을 낮추고 스텝 커버리지를 개선하고 생산 단가를 낮출 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 듀얼 대머신 공정을 일례로 들어 설명하였으나, 본 발명은 싱글 대머신 공정에도 적용할 수 있다.
전술한 본 발명은 구리를 사용한 대머신 공정시 구리확산방지막으로 TiN막을 적용함으로써 후속 구리 증착 공정을 안정화하는 효과가 있으며, 이로 인하여 반도체 소자의 동작 특성을 개선할 수 있다. 한편, 실리콘카바이드 스페이서가 후속 공정시 저유전율절연막으로부터의 탈기(outgassing)를 방지하여 금속배선의 열화를 방지할 수 있는 부수적 효과를 기대할 수 있다.

Claims (7)

  1. 소정의 하부층 공정을 마친 기판 상에 형성된 층간절연막을 식각하여 대머신 패턴을 형성하는 제1 단계;
    상기 대머신 패턴의 측벽을 이루는 상기 층간절연막 표면을 질화시키는 제2 단계;
    적어도 상기 대머신 패턴의 측벽에 질화티타늄막을 포함하는 구리확산방지막을 형성하는 제3 단계;
    상기 대머신 패턴 내에 금속배선용 구리막을 매립하는 제4 단계
    를 포함하는 구리를 사용한 대머신 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 제3 단계는,
    상기 제2 단계를 마친 전체 구조 표면을 따라 제1 질화티타늄막을 증착하는 제5 단계;
    열처리를 실시하여 상기 제1 질화티타늄막의 일부를 산화시키는 제6 단계; 및
    상기 산화된 제1 질화티타늄막 상에 제2 질화티타늄막을 증착하는 제7 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  3. 제1항에 있어서,
    상기 제3 단계는,
    상기 제2 단계를 마친 전체 구조 표면을 따라 티타늄막 및 제1 질화티타늄막을 증착하는 제5 단계;
    열처리를 실시하여 상기 제1 질화티타늄막의 일부를 산화시키는 제6 단계; 및
    상기 산화된 제1 질화티타늄막 상에 제2 질화티타늄막을 증착하는 제7 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  4. 제1항에 있어서,
    상기 구리막 표면에 형성된 구리산화물을 환원시켜 제거하는 제5 단계와,
    상기 구리막 표면을 덮는 실리콘질화막을 형성하는 제6 단계를 더 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  5. 제2항 또는 제3항에 있어서,
    상기 열처리는 상압 열처리로에서 150∼450℃의 온도로 수행하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  6. 제5항에 있어서,
    상기 제1 및 제2 티타늄질화막은 각각 원자층증착법 또는 물리기상증착법으로 증착하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  7. 제1항에 있어서,
    상기 제2 단계에서,
    질소 플라즈마 처리를 실시하여 상기 층간절연막 표면을 질화시키는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
KR10-2001-0038878A 2001-06-30 2001-06-30 구리를 사용한 대머신 금속배선 형성 방법 KR100454257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038878A KR100454257B1 (ko) 2001-06-30 2001-06-30 구리를 사용한 대머신 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038878A KR100454257B1 (ko) 2001-06-30 2001-06-30 구리를 사용한 대머신 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002137A KR20030002137A (ko) 2003-01-08
KR100454257B1 true KR100454257B1 (ko) 2004-10-26

Family

ID=27712769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038878A KR100454257B1 (ko) 2001-06-30 2001-06-30 구리를 사용한 대머신 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100454257B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842669B1 (ko) * 2006-12-15 2008-06-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660915B1 (ko) 2006-02-03 2006-12-26 삼성전자주식회사 반도체 소자의 배선 형성 방법
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002086A (ko) * 1994-06-29 1996-01-26 배순훈 자동판매기의 승강장치
KR19990051741A (ko) * 1997-12-19 1999-07-05 정선종 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002086A (ko) * 1994-06-29 1996-01-26 배순훈 자동판매기의 승강장치
KR19990051741A (ko) * 1997-12-19 1999-07-05 정선종 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842669B1 (ko) * 2006-12-15 2008-06-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030002137A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
JP2011205155A (ja) 半導体デバイス障壁層
US8278205B2 (en) Semiconductor device and method for manufacturing the same
WO2006084825A1 (en) Nitrogen rich barrier layers and methods of fabrication thereof
JP2009519587A (ja) 細孔シーリングライナーのデュアルダマシン方法及びデバイスへの統合
KR19990017335A (ko) 반도체소자의 금속배선 형성방법
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100450738B1 (ko) 알루미늄 금속 배선 형성방법
US20010018273A1 (en) Method of fabricating copper interconnecting line
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US7476626B2 (en) Etch stop layer for a metallization layer with enhanced etch selectivity and hermeticity
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2004522315A (ja) 半導体構造
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
JPH1154507A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee