KR100842669B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100842669B1
KR100842669B1 KR1020060128450A KR20060128450A KR100842669B1 KR 100842669 B1 KR100842669 B1 KR 100842669B1 KR 1020060128450 A KR1020060128450 A KR 1020060128450A KR 20060128450 A KR20060128450 A KR 20060128450A KR 100842669 B1 KR100842669 B1 KR 100842669B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
pattern
metal wiring
layer
barrier layer
Prior art date
Application number
KR1020060128450A
Other languages
English (en)
Other versions
KR20080055309A (ko
Inventor
전동기
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060128450A priority Critical patent/KR100842669B1/ko
Publication of KR20080055309A publication Critical patent/KR20080055309A/ko
Application granted granted Critical
Publication of KR100842669B1 publication Critical patent/KR100842669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서,
반도체 기판 전면에 콘택홀을 구비한 층간 절연막 패턴을 형성하는 단계;
상기 층간 절연막 패턴 위에 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 순차적으로 적층하는 단계;
상기 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 패터닝하여 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴을 형성하는 단계;
상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴이 형성된 기판 전면에 제3 확산 방지막을 형성하는 단계;
상기 제3 확산 방지막을 식각하여 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에 제3 확산 방지막 패턴을 형성하는 단계
를 포함하여 구성된다.

Description

반도체 소자 및 그 제조 방법{Semiconductor device and the Fabricating Method thereof}
도 1 내지 도 9는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정도,
도 10은 본 발명에 따른 반도체 소자를 도시한 단면도이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자의 배선 공정에 사용되는 물질로 알루미늄(구리가 5% 함유된 알루미늄 포함), 또는 구리가 널리 사용되고 있다.
알루미늄을 배선으로 사용하는 경우에는 알루미늄 배선의 하부와 상부에 티타늄(Ti) 또는 질화 티타늄(TiN)이, 구리를 배선으로 사용하는 경우에는 구리 배선의 하부와 상부에 탄탈늄(Ta) 또는 질화 탄탈늄(TaN)이 확산 방지막으로 널리 사용되고 있다.
상기와 같이 배선의 상하부에 확산 방지막이 있는 구조를 형성하기 위해 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 순차적으로 적층한 후, 상기 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 패터닝하고 식각하여 패턴 구조물을 형성한 다음, 층간 절연막을 그 위에 증착한다.
이때, 금속 배선의 상부와 하부에는 확산 방지막이 존재하여 인접한 산화막 등으로의 확산이 충분히 방지되지만, 금속 배선의 측면은 층간 절연막과 직접 접촉하게 되어, 일렉트로미그레이션(Electromigration)과 스트레스미그레이션(Stressmigration)의 위험에 노출됨에 따라, 반도체 소자의 신뢰성을 악화시키는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 개선하기 위한 것으로서, 층간 절연막과 직접 접촉하는 금속 배선의 측면에도 확산 방지막을 형성함으로써, 금속 배선의 측면에서 발생하는 반도체 소자의 특성 악화를 방지하여 전체적으로 반도체 소자의 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판 전면에 콘택홀을 구비한 층간 절연막 패턴을 형성하는 단계, 상기 층간 절연막 패턴 위에 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 순차적으로 적층하는 단계, 상기 제1 확산 방 지막, 금속 배선, 제2 확산 방지막을 패터닝하여 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴을 형성하는 단계, 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴이 형성된 기판 전면에 제3 확산 방지막을 형성하는 단계, 상기 제3 확산 방지막을 식각하여 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에 제3 확산 방지막 패턴을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 반도체 소자는, 소스/드레인 영역이 형성된 반도체 기판, 상기 소스/드레인 영역을 노출시키는 콘택홀이 형성된 층간 절연막 패턴, 상기 층간 절연막 패턴 위에 순차적으로 형성된 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴 및, 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에 형성된 제3 확산 방지막 패턴을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것 으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 1 내지 도 9는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정도이다.
본 발명에 따른 반도체 소자 제조 방법은 다음과 같다.
먼저, P형 불순물 또는 N형 불순물이 도핑된 단결정의 실리콘으로 된 반도체 기판의 표면의 산화, 성장시켜 게이트 산화막을 형성하고, 그 위에 폴리실리콘막을 증착한 후, 그 위에 포토레지스트 필름을 도포한다.
그 다음, 상기 포토레지스트 필름을 스텝퍼(stepper)와 같은 노광 장비를 사용하여 상기 포토레지스트 상에 포토레지스트 패턴을 축소투영 노광시킨 후, 현상(developing)하여 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 삼아 상기 폴리실리콘막을 RIE(Reactive Ion Etching) 등의 방법으로 건식 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하고, 상기 폴리실리콘 패턴 및 게이트 산화막 패턴으로 이루어진 게이트 구조물을 이온 주입 마스크로 하여 저농도의 이온을 주입하여 저농도의 소스/드레인 영역을 형성한 후, 상기 폴리실리콘 패턴 및 게이트 산화막 패턴의 측면에 스페이서 를 형성한다.
그 다음, 상기 게이트 구조물 및 스페이서를 이온 주입 마스크로 하여 고농도의 이온을 주입하고 열확산 공정을 수행하여 소스/드레인 영역 및 게이트 전극을 형성하면, 소스/드레인 영역 및 게이트 전극 등 액티브 영역이 형성된 반도체 기판이 형성된다.
그 다음, 도 1에 도시된 바와 같이, 상기 반도체 기판(10) 전면에 제1 층간 절연막(20)을 증착한다. 상기 제1 층간 절연막은, 예를 들어, TEOS 물질로 이루어질 수 있다.
그 다음, 도 2에 도시된 바와 같이, 상기 제1 층간 절연막(20) 위에 포토레지스트 필름(미도시)을 도포하고, 상기 포토레지스트를 스텝퍼(stepper)와 같은 노광 장비를 사용하여 상기 포토레지스트 상에 포토레지스트 패턴을 축소투영 노광시킨 후, 현상(developing)하여 콘택홀이 형성될 영역이 개방된 포토레지스트 패턴(P)을 형성한다.
그 다음, 도 3에 도시된 바와 같이, 상기 포토레지스트 패턴(P)을 식각 마스크로 삼아 상기 제1 층간 절연막(20)을 RIE(Reactive Ion Etching) 등의 방법으로 건식 식각하여 상기 제1 층간 절연막을 관통하는 콘택홀(H)을 갖는 제1 층간 절연막 패턴(21)을 형성한다.
그 다음, 도 4에 도시된 바와 같이, 상기 제1 층간 절연막 패턴(21)과 상기 콘택홀(H)에 질화 티타늄 또는 티타늄으로 장벽 금속막을 형성한 후, 수직 배선 형성에 주로 사용되는 텅스텐(W)을 충진시키고, 화학 기계적 연마법으로 상기 제1 층 간 절연막 패턴(21)의 표면이 노출될 때까지 연마한다.
그 다음, 도 5에 도시된 바와 같이, 수직 배선이 형성된 상기 제1 층간 절연막 패턴(21) 위에 제1 확산 방지막(31), 금속 배선(40), 제2 확산 방지막(32)을 순차적으로 적층한다. 이때, 상기 제1, 제2 확산 방지막(31,32)은 금속 배선(40)의 종류에 따라 다른 종류의 막이 형성되는데, 금속 배선(40)이 알루미늄 또는 구리가 5% 함유된 알루미늄인 경우, 상기 제1, 제2 확산 방지막(31,32)은 티타늄(Ti) 또는 질화티타늄(TiN)으로 형성하고, 금속 배선(40)이 구리인 경우, 상기 제1, 제2 확산 방지막(31,32)은 탄탈늄(Ta) 또는 질화탄탈늄(TaN)으로 형성한다. 또한, 상기 제1, 제2 확산 방지막은 100 내지 200Å의 두께로 형성한다.
그 다음, 상기 제2 확산 방지막(32) 위에 포토 레지스트 필름(미도시)을 도포하고, 상기 포토 레지스트 필름을 노광하고 현상하여, 포토 레지스트 필름 패턴(미도시)을 형성한 후, 상기 포토 레지스트 필름 패턴(미도시)은 식각 마스크로 삼아 식각하여 도 6에 도시된 바와 같은 제1 확산 방지막 패턴(33), 금속 배선 패턴(41), 제2 확산 방지막 패턴(34)을 형성한다.
그 다음, 도 7에 도시된 바와 같이, 상기 제1 확산 방지막 패턴(33), 금속 배선 패턴(41), 제2 확산 방지막 패턴(34)(이하, '패턴 구조물(39)'이라 한다)이 형성된 제1 층간 절연막 패턴(21) 전면에 제3 확산 방지막(36)을 형성한다. 상기 제3 확산 방지막(36)은 상기 금속 배선이 알루미늄 또는 구리가 5% 함유된 알루미늄인 경우엔 비정질 티타늄, 또는 비정질 질화티타늄을, 상기 금속 배선이 구리인 경우엔 비정질 탄탈늄, 또는 비정질 질화탄탈늄을 화학 기상 증착법으로 상기 제1, 제2 확산 방지막 패턴(33,34)의 두께와 동일하도록 100 내지 200Å의 두께로 형성된 것이다. 여러 가지 기상 증착법 중에서 화학 기상 증착법 이외의 증착법은 상기 패턴 구조물(39)의 측면에 상기 제3 확산 방지막(36)이 형성되게 하기가 용이하지 않기 때문에 화학 기상 증착법이 적절하다.
그 다음, 도 8에 도시된 바와 같이, 상기 제3 확산 방지막(36)이 증착된 제1 층간 절연막 패턴(21) 전면에 아르곤 가스 등의 불활성 기체를 사용하여 이온 식각 공정을 수행하여 상기 패턴 구조물(39)의 측면을 제외한 부분의 제3 확산 방지막은 제거되도록 하여 상기 패턴 구조물(39)의 측면에만 형성된 제3 확산 방지막 패턴(35)을 형성한다. 이때, 아르곤 가스를 사용한 이온 식각 공정을 수행시에 고주파 전력을 가하면 기판 표면은 (-)의 전하를 띠고 아르곤 이온(Ar+)은 (+)의 전하를 띠게 되어 수직으로 하강하면서 기판 위에 형성된 제3 확산 방지막을 식각하여 제거하지만, 상기 패턴 구조물(39)의 측면에 수직 방향으로 형성된 제3 확산 방지막은 식각되지 않는다.
그 다음, 도 9에 도시된 바와 같이, 상기 제1 층간 절연막 패턴(21) 전면에 제2 층간 절연막(50)을 증착한다. 상기 제2 층간 절연막(50)은, 예를 들어, TEOS 물질로 이루어질 수 있다.
상기와 같은 방법으로 제조된 본 발명의 반도체 소자는 다음과 같다.
도 10은 본 발명에 따른 반도체 소자를 도시한 단면도이다.
도 10에 도시된 바와 같이, 반도체 기판(10)에는 소스/드레인 영역(11), 게 이트 전극(12)이 형성된다. 물론, 이 외에도 저농도 소스/드레인 영역(13), 소자 분리 영역(14)이 더 형성될 수 있다. 또한, 상기 반도체 기판(10)은 P형 또는 N형 불순물 이온이 도핑된 실리콘 기판이다.
상기 반도체 기판(10) 위에는 상기 소스/드레인 영역(11), 및/또는 게이트 전극(12)을 노출시키는 콘택홀이 형성된 제1 층간 절연막 패턴(21)이 형성된다. 상기 제1 층간 절연막 패턴은, 예를 들면, TEOS 물질로 이루어질 수 있다.
상기 제1 층간 절연막 패턴(21) 위에는 제1 확산 방지막 패턴(33), 금속 배선 패턴(41), 제2 확산 방지막 패턴(34)이 순차적으로 형성된다. 상기 제1, 제2 확산 방지막 패턴(33,34)은 상기 금속 배선 패턴(41)에 따라 다른 종류로 형성되는데, 금속 배선 패턴(41)이 알루미늄 또는 구리가 5% 함유된 알루미늄인 경우에는 상기 제1, 제2 확산 방지막 패턴(33,34)은 티타늄, 또는 질화티타늄을, 상기 금속 배선 패턴이 구리인 경우엔 탄탈늄, 또는 질화탄탈늄으로 형성된다. 이때, 상기 제1, 제2 확산 방지막 패턴(33,34)의 두께는 100 내지 200Å이다.
상기 제1 확산 방지막 패턴(33), 금속 배선 패턴(41), 제2 확산 방지막 패턴(34)의 측면에는 제3 확산 방지막 패턴(35)이 형성된다. 상기 제3 확산 방지막 패턴(35)은 상기 제1, 제2 확산 방지막 패턴(33,34)과 종류와 그 두께가 동일하다.
상기 제1 층간 절연막 패턴(21)과 제2 확산 방지막 패턴(34) 위에는 제2 층간 절연막(50)이 형성된다.
이상과 같이 본 발명에 따른 반도체 소자 및 그 제조 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 반도체 소자 및 그 제조 방법에 의하면,
층간 절연막과 직접 접촉하는 금속 배선의 측면에도 확산 방지막을 형성함으로써, 금속 배선의 측면에서 발생하는 반도체 소자의 특성 악화를 방지하여 전체적으로 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 반도체 기판 전면에 콘택홀을 구비한 층간 절연막 패턴을 형성하는 단계;
    상기 층간 절연막 패턴 위에 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 순차적으로 적층하는 단계;
    상기 제1 확산 방지막, 금속 배선, 제2 확산 방지막을 패터닝하여 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴을 형성하는 단계;
    상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴이 형성된 기판 전면에 제3 확산 방지막을 형성하는 단계;
    상기 제3 확산 방지막을 식각하여 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에 제3 확산 방지막 패턴을 형성하는 단계가 포함되고,
    상기 콘택홀에는 질화 티타늄 또는 티타늄으로 형성된 장벽 금속막과 텅스텐이 충진되고,
    상기 제1 확산 방지막은 상기 장벽 금속막 및 텅스텐과 직접 접촉하고, 상기 금속 배선은 구리이고, 상기 제1, 제2, 제3 확산 방지막은 탄탈늄(Ta) 또는 질화탄탈늄(TaN)인 반도체 소자 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제3 확산 방지막을 형성하는 단계는 화학 기상 증착법을 사용하는 반도체 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제3 확산 방지막은 100 내지 200Å의 두께로 형성하는 반도체 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 제3 확산 방지막 패턴을 형성하는 단계는 불활성 기체로 이온 식각 공정을 수행하여 상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에만 제3 확산 방지막 패턴을 형성하는 반도체 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 불활성 기체는 아르곤(Ar)인 반도체 소자 제조 방법.
  8. 소스/드레인 영역이 형성된 반도체 기판;
    상기 소스/드레인 영역을 노출시키는 콘택홀이 형성된 층간 절연막 패턴;
    상기 층간 절연막 패턴 위에 순차적으로 형성된 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴; 및,
    상기 제1 확산 방지막 패턴, 금속 배선 패턴, 제2 확산 방지막 패턴의 측면에 형성된 제3 확산 방지막 패턴을 포함하고,
    상기 콘택홀에는 질화 티타늄 또는 티타늄으로 형성된 장벽 금속막과 텅스텐이 충진되고,
    상기 제1 확산 방지막은 상기 장벽 금속막 및 텅스텐과 직접 접촉하고, 상기 금속 배선은 구리이고, 상기 제1, 제2, 제3 확산 방지막은 탄탈늄(Ta) 또는 질화탄탈늄(TaN)인 반도체 소자.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 제3 확산 방지막 패턴의 두께는 100 내지 200Å인 반도체 소자.
KR1020060128450A 2006-12-15 2006-12-15 반도체 소자 및 그 제조 방법 KR100842669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128450A KR100842669B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128450A KR100842669B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080055309A KR20080055309A (ko) 2008-06-19
KR100842669B1 true KR100842669B1 (ko) 2008-06-30

Family

ID=39802150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128450A KR100842669B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100842669B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073273A (zh) * 2022-11-11 2024-05-24 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283480B1 (ko) * 1998-10-28 2001-04-02 한신혁 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100454257B1 (ko) * 2001-06-30 2004-10-26 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
KR100507864B1 (ko) * 2001-12-10 2005-08-18 주식회사 하이닉스반도체 수소확산 방지막을 갖는 반도체 소자 제조방법
KR100588686B1 (ko) * 2001-08-10 2006-06-13 동부일렉트로닉스 주식회사 반도체소자의 실리사이드막 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283480B1 (ko) * 1998-10-28 2001-04-02 한신혁 반도체 디바이스용 금속 배선 및 그 제조 방법
KR100454257B1 (ko) * 2001-06-30 2004-10-26 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
KR100588686B1 (ko) * 2001-08-10 2006-06-13 동부일렉트로닉스 주식회사 반도체소자의 실리사이드막 제조방법
KR100507864B1 (ko) * 2001-12-10 2005-08-18 주식회사 하이닉스반도체 수소확산 방지막을 갖는 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR20080055309A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP3860672B2 (ja) トランジスタの製造方法およびその製造方法によって製造されたトランジスタ
US20070275520A1 (en) Method of manufacturing semiconductor device
JPH09153545A (ja) 半導体装置及びその製造方法
US6962862B2 (en) Manufacturing method of semiconductor device
KR100799125B1 (ko) 캐패시터를 구비한 반도체 소자의 제조방법
TW200805564A (en) Method for forming self-aligned contacts and local interconnects simultaneously
JP5520102B2 (ja) 半導体装置の製造方法
JP3786413B2 (ja) 半導体素子の形成方法
KR100469913B1 (ko) 반도체소자의 제조방법
JP3485656B2 (ja) 半導体装置の製造方法
JP4099442B2 (ja) メモリセルのための改良されたコンタクト
KR100842669B1 (ko) 반도체 소자 및 그 제조 방법
JP2002222924A (ja) 半導体装置の製造方法
US6740573B2 (en) Method for forming an integrated circuit interconnect using a dual poly process
JP2956880B2 (ja) 半導体装置およびその製造方法
KR100589490B1 (ko) 반도체 소자의 제조 방법
KR100790816B1 (ko) 반도체 메모리 디바이스의 배선 제조방법
KR100811449B1 (ko) 반도체 소자 및 그 제조 방법
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
US7566594B2 (en) Fabricating method of semiconductor device
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR20070045578A (ko) 반도체 소자의 제조방법
KR100789613B1 (ko) 금속 배선 형성 방법
KR100649028B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee