KR100649028B1 - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100649028B1 KR100649028B1 KR1020050133825A KR20050133825A KR100649028B1 KR 100649028 B1 KR100649028 B1 KR 100649028B1 KR 1020050133825 A KR1020050133825 A KR 1020050133825A KR 20050133825 A KR20050133825 A KR 20050133825A KR 100649028 B1 KR100649028 B1 KR 100649028B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- insulating
- film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010949 copper Substances 0.000 claims abstract description 16
- 229910052802 copper Inorganic materials 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052721 tungsten Inorganic materials 0.000 abstract description 8
- 239000010937 tungsten Substances 0.000 abstract description 8
- 238000005498 polishing Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판 상에 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Ta 살리사이드를 형성하는 공정; 상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막을 형성하는 공정; 상기 제1절연막 상부에 제2절연막을 형성하고 CMP공정을 수행하는 공정; 상기 제2절연막 상부에 제3절연막, 제4절연막, 및 제5절연막을 차례로 형성하는 공정; 상기 제1절연막 내지 제5절연막 상에 트랜치 및 비아홀을 형성하는 공정; 상기 트랜치 및 비아홀을 포함한 기판 전면에 배리어 금속층을 형성하는 공정; 및 상기 배리어 금속층 위에 구리층을 형성한 후 CMP공정을 수행하는 공정을 포함하여 이루어진 반도체 소자의 제조방법 및 그에 의해 제조된 반도체 소자에 관한 것으로서,
본 발명에 따르면 높은 비저항을 갖는 텅스텐(W)을 사용하지 않음으로써 텅스텐 사용에 따른 텅스텐 잔여물의 발생이 방지되고, 저항도 낮아져 반도체 소자의 속도가 향상될 수 있다.
구리콘택
Description
도 1은 종래의 반도체 소자의 개략적인 단면도이다.
도 2는 본 발명에 따른 반도체 소자의 개략적인 단면도이다.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 제조공정을 도시한 개략적인 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 200 : Ta 살리사이드층
220 : 제1절연막 240 : 제2절연막
260 : 제3절연막 280 : 제4절연막
290 : 제5절연막 300 : 배리어 금속층
320 : 구리층
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 구리 콘택 플러그에 관한 것이다.
반도체 소자는 다양한 형태의 막(예를 들어, 실리콘막, 산화막, 필드 산화막, 폴리 실리콘막, 금속 배선막 등)이 다층 구조로 적층되는 형태를 갖는다. 이러한 다층 구조의 반도체 소자는 증착공정, 산화 공정, 포토 리소그라피 공정(포토 레지스트막 도포, 노광, 현상 공정 등) 또는 패터닝 공정, 에칭 공정, 세정 공정, 린스 공정 등과 같은 여러 가지 공정들에 의해 제조된다.
이하 도면을 참조로 종래의 반도체 소자에 대해서 설명하기로 한다.
도 1은 종래의 반도체 소자의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 반도체 소자는 소자 분리막(12)이 형성된 반도체 기판(10) 상에 게이트 전극(14)이 형성되어 있다.
상기 게이트 전극(14)의 측면에는 게이트 스페이서(16)가 형성되어 있고, 상기 게이트 스페이서(16) 하부에 저농도 도핑 영역(15)이 형성되어 있다. 또한, 상기 저농도 도핑 영역(15)의 측면에는 소스 전극(18) 및 드레인 전극(19)이 형성되어 있다.
그리고, 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 코발트(Co) 살리사이드(20)가 형성되어 있고, 상기 Co 살리사이드(20) 상부에 반사방지막(22) 및 제1절연막(24)이 형성되어 있다. 또한, 상기 제1절연막(24)의 소정부분에는 콘택 형성을 위해서 배리어 금속층(26) 및 텅스텐(W) 콘택 플러그(26)가 형성되어 있다.
그리고, 제2절연막(30)이 형성되어 있고, 상기 제2절연막(30) 내에서 트렌치를 포함한 기판 전면에 구리 배리어층(32)이 형성되어 있고 트렌치 내에 구리층 (34)가 형성되어 있다.
이와 같은 종래의 반도체 소자는 다음과 같은 공정에 의해 제조된다.
우선, 소자 분리막(12)이 형성된 반도체 기판(10)에 게이트 전극(14)을 형성하고, 저농도 불순물을 주입하여 저농도 도핑 영역(15)을 형성한다. 그리고, 게이트 전극(14) 측벽에 게이트 스페이서(16)를 형성한 후 소스 전극(18) 및 드레인 전극(19)을 형성한다.
다음, 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Co 살리사이드(20)를 형성한 후 노출된 기판 전면에 반사방지막(22) 및 제1절연막(24)을 형성한다. 그리고, 반사방지막(22) 및 제1절연막(24)에 콘택홀을 형성한 후 배리어 금속 및 텅스텐을 증착하고 CMP(Chemical Mechanical Polishing) 공정을 수행하여 배리어 금속층(26) 및 텡스텐 콘택 플러그(28)를 형성한다.
다음, 제1절연막(30)을 증착한 후 트렌치 형성을 위해 포토/식각 공정을 수행한 후 구리 배리어 물질 및 구리를 증착하고 CMP공정을 수행하여 구리 배리어층(32) 및 구리층(34)을 형성한다.
그러나, 이와 같은 종래의 반도체 소자는 다음과 같은 문제가 있다.
텅스텐(W) 콘택 플러그(28) 형성을 위해 CMP공정을 수행할 때 텅스텐 잔여물이 남는 문제점이 있고, 또한 텅스텐의 높은 비저항으로 인해 비아 저항이 높아짐으로써 반도체 소자의 동작 속도가 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서,
본 발명의 제1목적은 텅스텐 잔여물이 남지 않고 저항이 작은 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 제2목적은 텅스텐 잔여물이 남지 않고 저항이 작은 반도체 소자를 제공하는 것이다.
상기 제1목적을 달성하기 위해서, 본 발명은 반도체 기판 상에 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Ta 살리사이드를 형성하는 공정; 상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막을 형성하는 공정; 상기 제1절연막 상부에 제2절연막을 형성하고 CMP공정을 수행하는 공정; 상기 제2절연막 상부에 제3절연막, 제4절연막, 및 제5절연막을 차례로 형성하는 공정; 상기 제1절연막 내지 제5절연막 상에 트랜치 및 비아홀을 형성하는 공정; 상기 트랜치 및 비아홀을 포함한 기판 전면에 배리어 금속층을 형성하는 공정; 및 상기 배리어 금속층 위에 구리층을 형성한 후 CMP공정을 수행하는 공정을 포함하여 이루어진 반도체 소자의 제조방법을 제공한다.
여기서, 상기 Ta 살리사이드를 형성하는 공정 이전에 반도체 기판에 소자분리막을 형성하고, 소자 분리막이 형성된 반도체 기판에 게이트 전극을 형성하고, 저농도 불순물을 주입하여 저농도 도핑 영역을 형성하고, 상기 게이트 전극 측벽에 게이트 스페이서를 형성한 후 소스 전극 및 드레인 전극을 형성하는 공정을 추가로 포함할 수 있다.
또한, 상기 제1절연막 내지 제5절연막 상에 트랜치 및 비아홀을 형성하는 공 정은 상기 제1절연막 내지 제5절연막에 포토공정 및 식각공정을 통해 홀을 형성하는 공정; 감광물질을 증착한 후 리세스(Recess) 공정을 통해 소정의 감광물질을 제거함으로써 상기 홀에 감광물질을 채우는 공정; 및 상기 제4절연막 및 제5절연막에 포토공정 및 식각공정을 통해 트렌치를 형성하는 공정을 포함하여 이루어질 수 있다.
상기 제2목적을 달성하기 위해서, 본 발명은 반도체 기판 상에 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 형성된 Ta 살리사이드층; 상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막; 상기 제1절연막 상부에 차례로 형성된 제2절연막, 제3절연막, 제4절연막, 및 제5절연막; 상기 제1절연막 내지 제5절연막 상에 형성된 트랜치 및 비아홀; 상기 트랜치 및 비아홀을 포함한 기판 전면에 형성된 배리어 금속층; 및 상기 트랜치 및 비아홀에 형성된 구리층을 포함하여 이루어진 반도체 소자를 제공한다.
상기 반도체 기판에는 소자분리막, 게이트 전극, 저농도 도핑 영역, 게이트 스페이서, 및 소스 전극 및 드레인 전극이 추가로 형성될 수 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 설명하기로 한다.
도 2는 본 발명에 따른 반도체 소자의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명에 따른 반도체 소자는 소자 분리막(120)이 형성된 반도체 기판(100) 상에 게이트 전극(140)이 형성되어 있다.
상기 게이트 전극(140)의 측면에는 게이트 스페이서(160)가 형성되어 있고, 상기 게이트 스페이서(160) 하부에 저농도 도핑 영역(150)이 형성되어 있다. 또한, 상기 저농도 도핑 영역(150)의 측면에는 소스 전극(180) 및 드레인 전극(190)이 형성되어 있다.
그리고, 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Ta 살리사이드층(200)가 형성되어 있다.
그리고, 상기 Ta 살리사이드(200)을 포함한 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막(220)이 형성되어 있다.
그리고, 상기 제1절연막(220) 상부에 차례로 형성된 제2절연막(240), 제3절연막(260), 제4절연막(280), 및 제5절연막(290)이 차례로 형성되어 있다.
그리고, 상기 제1절연막 내지 제5절연막(220, 240, 260, 280, 290) 상에 트랜치 및 비아홀이 형성되어 있고, 상기 트랜치 및 비아홀을 포함한 기판 전면에 배리어 금속층(300)이 형성되어 있다.
그리고, 상기 트랜치 및 비아홀에 구리층(320)이 형성되어 있다.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 제조공정을 도시한 개략적인 단면도이다.
우선, 도 3a와 같이, 반도체 기판(100)에 소자분리막(120)을 형성하고, 소자 분리막(120)이 형성된 반도체 기판(100)에 게이트 전극(140)을 형성한다. 그리고, 저농도 불순물을 주입하여 저농도 도핑 영역(150)을 형성하고, 상기 게이트 전극(140) 측벽에 게이트 스페이서(160)를 형성한 후 소스 전극(180) 및 드레인 전극(190)을 형성한다.
다음, 도 3b와 같이, 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Ta 살리사이드(200)를 형성한다.
다음, 도 3c와 같이, 상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막(220)을 형성한다. 그리고, 상기 제1절연막(220) 상부에 제2절연막(240)을 형성하고 CMP공정을 수행한다.
다음, 도 3d와 같이, 상기 제2절연막(240) 상부에 제3절연막(260), 제4절연막(280), 및 제5절연막(290)을 차례로 형성한다.
다음, 도 3e와 같이, 상기 제1절연막 내지 제5절연막(220, 240, 260, 280, 290) 상에 트랜치 및 비아홀을 형성한다.
상기 제1절연막 내지 제5절연막(220, 240, 260, 280, 290) 상에 트랜치 및 비아홀을 형성하는 공정은 상기 제1절연막 내지 제5절연막(220, 240, 260, 280, 290)에 포토공정 및 식각공정을 통해 홀을 형성하고, 감광물질을 증착한 후 리세스(Recess) 공정을 통해 소정의 감광물질을 제거함으로써 상기 홀에 감광물질을 채운 후, 상기 제4절연막(280) 및 제5절연막(290)에 포토공정 및 식각공정을 통해 트렌치를 형성하는 공정으로 이루어지며, 이와 같은 공정에 의해 듀얼 다마신 구조의 트랜치 및 비아홀이 형성된다.
다음, 도 3f와 같이, 상기 트랜치 및 비아홀을 포함한 기판 전면에 배리어 금속층(300)을 형성한다. 그리고, 상기 배리어 금속층(300) 위에 구리층(320)을 형성한 후 CMP공정을 수행한다.
이상과 같은 본 발명에 따르면 높은 비저항을 갖는 텅스텐(W)을 사용하지 않 음으로써 텅스텐 사용에 따른 텅스텐 잔여물의 발생이 방지되고, 저항도 낮아져 반도체 소자의 속도가 향상될 수 있다.
또한, 살리사이드 공정시 종래와 달리 코발트를 사용하지 않고 Ta를 사용함으로써 콘택 플러그 형성시 구리의 확산이 방지된다.
Claims (5)
- 반도체 기판 상에 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 Ta 살리사이드를 형성하는 공정;상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막을 형성하는 공정;상기 제1절연막 상부에 제2절연막을 형성하고 CMP공정을 수행하는 공정;상기 제2절연막 상부에 제3절연막, 제4절연막, 및 제5절연막을 차례로 형성하는 공정;상기 제1절연막 내지 제5절연막 상에 트랜치 및 비아홀을 형성하는 공정;상기 트랜치 및 비아홀을 포함한 기판 전면에 배리어 금속층을 형성하는 공정; 및상기 배리어 금속층 위에 구리층을 형성한 후 CMP공정을 수행하는 공정을 포함하여 이루어진 반도체 소자의 제조방법.
- 제1항에 있어서,상기 Ta 살리사이드를 형성하는 공정 이전에 반도체 기판에 소자분리막을 형성하고, 소자 분리막이 형성된 반도체 기판에 게이트 전극을 형성하고, 저농도 불순물을 주입하여 저농도 도핑 영역을 형성하고, 상기 게이트 전극 측벽에 게이트 스페이서를 형성한 후 소스 전극 및 드레인 전극을 형성하는 공정을 추가로 포함하 는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 제1절연막 내지 제5절연막 상에 트랜치 및 비아홀을 형성하는 공정은상기 제1절연막 내지 제5절연막에 포토공정 및 식각공정을 통해 홀을 형성하는 공정;감광물질을 증착한 후 리세스(Recess) 공정을 통해 소정의 감광물질을 제거함으로써 상기 홀에 감광물질을 채우는 공정; 및상기 제4절연막 및 제5절연막에 포토공정 및 식각공정을 통해 트렌치를 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체 기판 상에 콘택 플러그와 접촉하는 부분의 저항을 줄이기 위해서 형성된 Ta 살리사이드층;상기 기판 전면에 반사방지막 및 트랜지스터 보호막 역할을 하는 제1절연막;상기 제1절연막 상부에 차례로 형성된 제2절연막, 제3절연막, 제4절연막, 및 제5절연막;상기 제1절연막 내지 제5절연막 상에 형성된 트랜치 및 비아홀;상기 트랜치 및 비아홀을 포함한 기판 전면에 형성된 배리어 금속층; 및상기 트랜치 및 비아홀에 형성된 구리층을 포함하여 이루어진 반도체 소자.
- 제4항에 있어서,상기 반도체 기판에는 소자분리막, 게이트 전극, 저농도 도핑 영역, 게이트 스페이서, 및 소스 전극 및 드레인 전극이 추가로 형성된 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050133825A KR100649028B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050133825A KR100649028B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100649028B1 true KR100649028B1 (ko) | 2006-11-27 |
Family
ID=37713320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050133825A KR100649028B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100649028B1 (ko) |
-
2005
- 2005-12-29 KR KR1020050133825A patent/KR100649028B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714576B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI416667B (zh) | 半導體元件及其製造方法 | |
| TWI397951B (zh) | 製造半導體裝置的方法 | |
| CN100514596C (zh) | 金属内连线的制作方法与结构 | |
| CN102376538B (zh) | 形成多晶硅电阻装置的方法以及半导体装置 | |
| KR101949981B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW201135885A (en) | Semiconductor device and method for forming the same | |
| CN104701150A (zh) | 晶体管的形成方法 | |
| TW201344914A (zh) | 半導體元件 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| US9859402B2 (en) | Method of using an ion implantation process to prevent a shorting issue of a semiconductor device | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| CN109545734B (zh) | 半导体结构及其形成方法 | |
| JP2011204997A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN102005412B (zh) | 接触孔的形成方法和接触插塞的形成方法 | |
| TW201005943A (en) | Transistor with contact over gate active area | |
| KR100790267B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
| KR100649028B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US9805971B2 (en) | Method of forming a via contact | |
| CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100945870B1 (ko) | 반도체 소자의 다층 배선 형성 방법 | |
| KR100842669B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100721626B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 | |
| KR20090054339A (ko) | 반도체 소자의 다층 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |