CN102005412B

CN102005412B - 接触孔的形成方法和接触插塞的形成方法

Info

Publication number: CN102005412B
Application number: CN 200910195257
Authority: CN
Inventors: 韩秋华; 韩宝东
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-09-03
Filing date: 2009-09-03
Publication date: 2012-12-12
Anticipated expiration: 2029-09-03
Also published as: CN102005412A

Abstract

本发明提供一种接触孔的形成方法和接触插塞的形成方法。所述接触孔的形成方法包括：提供半导体基底，所述半导体基底上具有器件层、所述器件层上的刻蚀停止层、所述刻蚀停止层上的金属前介质层，以及所述金属前介质层上的具有接触孔图案的掩膜层，器件层的有源区表面具有金属硅化物层；在掩膜层的遮挡下刻蚀金属前介质层，以露出刻蚀停止层；去除刻蚀停止层而形成接触孔；其中，去除刻蚀停止层的步骤包括：利用第一压力进行刻蚀，以基本去除所述刻蚀停止层；利用第二压力进行刻蚀，以促使金属硅化物层表面的杂质挥发；所述第一压力大于第二压力。采用所述方法能够改善连接N型有源区的接触插塞电阻分布特性，提高器件性能。

Description

接触孔的形成方法和接触插塞的形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种接触孔的形成方法和接触插塞的形成方法。

背景技术

在集成电路制造过程中，为了将底层的CMOS等半导体器件与上层的金属互连层连接，一般需要在第一层金属互连层与半导体器件层之间的金属前介质层中刻蚀接触孔，然后在该接触孔中填充钨、铝或铜等金属以形成接触插塞(contact)。

通常上述接触插塞经过以下过程形成：首先，在金属前介质层内刻蚀接触孔，以暴露出有源区表面的金属硅化物接触层，接着采用化学气相淀积技术(Chemical Vapor Deposition，CVD)在所述接触孔中淀积钨膜层，而后进行退火处理以降低钨膜层的电阻，最后采用化学机械研磨技术(ChemicalMechanical Planarization，CMP)将表面平坦化并去除多余的金属钨，形成接触插塞。

例如，申请号为JP2006-282100的日本专利申请公开了一种半导体装置的制造方法，该方法形成钨插塞结构的工艺中，首先形成接触孔并在接触孔内形成阻挡层，接着以WF₆气体和SiH₄气体(或B₂H₆气体)为反应气体，采用CVD法在接触孔内的阻挡层(通常为TiN)上淀积钨种子膜，该淀积过程中，重复多次(例如7～8次)向反应腔室中交替输入两种反应气体，从而形成多层结构的钨种子膜，而后以WF₆气体及H₂气体的CVD法，在400℃以下温度于所述钨种子膜上形成掩盖式钨膜，掩盖式钨膜在钨种子膜的诱导下形成，最后进行退火处理和CMP工艺。多层结构的钨种子膜能够阻止CVD反应过程中WF₆气体里的氟原子对下层的侵蚀。

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着90nm甚至更小特征尺寸的技术节点发展，此时，对整个晶片上接触插塞的电阻分布特性要求也越来越高。图1为实际生产过程中接触插塞的电阻分布测试图，图中纵坐标表示不同的测试点，横坐标表示Kelvin电阻值，如图所示，“■”代表与N型有源区(AA，active area)连接的接触插塞，“+”代表与N型有源区的栅极连接的接触插塞，“×”代表与P型有源区连接的接触插塞，“□”代表与P型有源区的栅极连接的接触插塞，可见，与N型有源区连接的接触插塞的电阻分布遍及15-40Ω的范围，而其他三种接触插塞的电阻分布特性较好，都集中于10-18Ω之间的低电阻区。

连接N型有源区的接触插塞这种较差的电阻分布特性，使得整个晶片上电路一致性降低，甚至偏离设计值，严重影响了产品的性能。

发明内容

本发明解决的问题是如何改善连接N型有源区的接触插塞电阻分布特性较差的问题。

为解决上述问题，本发明提供一种接触孔的形成方法，包括：

提供半导体基底，所述半导体基底上具有器件层、所述器件层上的刻蚀停止层、所述刻蚀停止层上的金属前介质层，以及所述金属前介质层上的具有接触孔图案的掩膜层，所述器件层的有源区表面具有金属硅化物层；

在所述掩膜层的遮挡下刻蚀所述金属前介质层，以露出所述刻蚀停止层；

去除所述刻蚀停止层，从而形成接触孔；其中，

所述去除刻蚀停止层的步骤包括：

利用第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层；

利用第二压力进行等离子体刻蚀，以促使所述金属硅化物层表面的杂质挥发；

其中，所述第一压力大于第二压力。

所述第一压力约为100mT。

所述第二压力约为50mT。

所述等离子体刻蚀的工艺气体至少包括CH₂F₂、O₂和Ar。

所述CH₂F₂的气体流量约为40sccm，O₂的气体流量约为20sccm，所述Ar的气体流量约为100sccm。

利用第一压力进行等离子体刻蚀的刻蚀时间为15秒，利用第二压力进行等离子体刻蚀的刻蚀时间为10秒。

所述金属硅化物层表面的杂质至少包括磷、砷、锑、铋、或者氮中的一种或其组合。

所述金属硅化物层表面的杂质至少包括硼、氟化硼、镓、铟、铊、或铝之中的一种或其组合。

所述金属硅化物层包括钛、钴、镍、铂或它们合金的硅化物。

相应的，本发明还提供一种接触插塞的形成方法，包括：

去除所述刻蚀停止层，从而形成接触孔；其中，所述去除刻蚀停止层的步骤包括：利用第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层；利用第二压力进行等离子体刻蚀，以促使所述金属硅化物层表面的杂质挥发；所述第一压力大于第二压力。

在所述接触孔中填充金属，以形成接触插塞。

与现有技术相比，上述技术方案具有以下优点：

以上接触孔的形成方法和接触插塞的形成方法中，去除接触孔的刻蚀停止层时，先采用较高的第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层而露出金属硅化物层的表面，由于较高的刻蚀气压下，等离子体自由程较小，对被刻蚀材料的物理化学作用的能力降低，可以减少甚至避免对接触孔底部侧壁内的栅极侧墙的损伤。

接着采用较低的第二压力进行等离子体刻蚀，由于较低的刻蚀气压下，等离子体的自由程增加，对被刻蚀材料的物理化学作用的能力增强，一方面可以促使所述金属硅化物层表面一定深度内的磷、砷等杂质挥发，另一方面还可以清洗表面上其他杂质和缺陷，也可以去除残余的刻蚀停止层材料。

综上所述，两个采用不同刻蚀气压的子步骤的综合作用下，金属硅化物层与接触插塞的接触面电阻特性被改善，同时，接触孔底部侧壁内的栅极侧墙的损伤被尽可能的避免，能够大大降低接触插塞电阻与目标值的偏差，有利于改善接触插塞的电阻分布特性。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有实际生产过程中接触插塞的电阻分布测试图；

图2为本发明实施例中接触孔形成方法的流程图；

图3～图7为本发明实施例中接触孔形成方法的示意图；

图8为本发明另一实施例获得的接触插塞与传统工艺获得的接触插塞电阻分布特性比较图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在90nm的超大规模集成电路制造过程中，连接N型有源区的接触插塞较差的电阻分布特性，使得整个晶片上电路一致性降低，甚至偏离设计值，严重影响了产品的性能。

为解决上述问题，本申请的发明人经过研究发现，接触插塞这种较差的电阻分布特性产生原因并不在于接触插塞本身，而是由接触插塞下层的金属硅化物层引起的。金属硅化物层在集成电路技术中起着非常重要的作用，作为接触插塞与源区、漏区或栅极之间的欧姆接触能够降低串联电阻，通常采用自对准工艺形成，具体说来，首先在有源区上覆盖金属膜层，然后经过快速热退火处理，金属膜层与裸露的源区、漏区和栅极表面发生硅化反应而形成金属硅化物，最后通过湿法清洗去除表面未发生硅化反应的金属膜层，从而形成金属硅化物层。

硅化反应是金属与源区或漏区的掺杂硅之间的物理化学反应，对于N型的源区或漏区而言，其中的N型杂质例如磷、砷等在快速热退火处理的高温作用下会扩散到金属硅化物层中，在金属硅化物层的表面形成缺陷或杂质，金属硅化物层与接触插塞的接触电阻带来不良影响，使得接触电阻增大，而且后续接触插塞的退火处理可能会进一步放大这种不良影响。事实上，晶片上不同区域的热预算各不相同，于是，对不同区域来说，退火处理引起的N型杂质扩散程度也不一致，最终导致了接触插塞的电阻分布特性较差。

另一方面，随着特征尺寸的逐渐缩小，接触孔的深宽比也越来越大，在刻蚀接触孔的过程中，等离子体可能对接触孔底部侧壁内的栅极侧墙造成损伤，晶片上不同区域的这种刻蚀损失的程度各不相同，导致填充金属后各个接触插塞的电阻值相差较大，也引起了电阻分布特性的降低。

基于上述发现，本发明人认为，要获得良好的接触插塞的电阻分布，必须要抑制金属硅化物层中杂质的影响同时还要避免对栅极侧墙的刻蚀损伤。

因此，本发明的技术方案提供一种接触孔的形成方法，包括：

去除所述刻蚀停止层，从而形成接触孔；其中，

所述去除刻蚀停止层的步骤包括：

其中，所述第一压力大于第二压力。

所述第一压力约为100mT。

所述第二压力约为50mT。

所述等离子体刻蚀的工艺气体至少包括CH₂F₂、O₂和Ar。

相应的，本发明的技术方案还提供一种接触插塞的形成方法，包括：

在所述接触孔中填充金属，以形成接触插塞。

以下结合附图详细说明本发明所述接触孔形成方法的实施例。

图2为本实施例中接触孔形成方法的流程图。如图所示，所述方法包括：

步骤S1：提供半导体基底。该半导体基底例如为硅、绝缘体上硅(SOI)或Ge等元素半导体晶片，或者GaAs、GaP或蓝宝石等化合物半导体晶片。

其中，所述半导体基底上具有器件层、所述器件层上的刻蚀停止层、所述刻蚀停止层上的金属前介质层，以及所述金属前介质层上的具有接触孔图案的掩膜层。

所述器件层例如包括CMOS或DRAM器件，该器件层的有源区(源区、漏区和栅极)表面具有金属硅化物层，用于降低接触插塞和有源区之间的串联电阻，所述刻蚀停止层和金属前介质层覆盖于整个器件层上面。

步骤S2：在所述掩膜层的遮挡下刻蚀所述金属前介质层，以露出所述刻蚀停止层。此步骤将掩膜层中的接触孔图案转移到金属前介质层中，当刻蚀深度达到刻蚀停止层时该步骤终止。

步骤S3：去除所述刻蚀停止层，从而形成接触孔。该步骤采用等离子体刻蚀工艺，传统的刻蚀工艺采用同一压力一次完成刻蚀，而相对于传统的刻蚀工艺，此步骤分为了两个采用不同刻蚀气压的子步骤。

其中，所述去除刻蚀停止层的步骤S3包括：

首先，参照步骤S31：利用第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层而露出金属硅化物层的表面；

接着，参照步骤S32：利用第二压力进行等离子体刻蚀，以促使所述金属硅化物层表面的杂质挥发，并清洗该表面的缺陷。

所述第一压力大于第二压力。确切的说，所述第一压力大于传统刻蚀工艺的压力，而所述第二压力小于传统刻蚀工艺的压力。刻蚀完成后去除掩膜层，所述掩膜层例如为光刻胶层或其他硬掩膜层。

图3～图7为本实施例中接触孔形成方法的示意图。

参照步骤S1：如图3所示，提供具有半导体基底100，该半导体基底100中MOS器件层101。

所述MOS器件层101包括：所述半导体基底100中的阱区118，将不同MOS器件的阱区隔离绝缘的浅沟槽隔离结构115，所述阱区118之上的栅极介质层111和栅极介质层111之上的栅极112，栅极112侧壁外的侧墙113，阱区118中位于所述栅极112两侧的源/漏区114，以及，源/漏区114和栅极112表面的金属硅化物层116。

其中，P阱区内形成NMOS，NMOS的源/漏区由N型掺杂区组成，所述N型掺杂区例如包括轻掺杂区、重掺杂区和袋掺杂区(图中未示出)；所述N型掺杂区的杂质至少包括磷、砷、锑、铋、或者氮中的一种或其组合。

N阱区内形成PMOS，PMOS的源/漏区由P型掺杂区组成，所述P型掺杂区例如包括轻掺杂区、重掺杂区和袋掺杂区(图中未示出)；所述P型掺杂区的杂质至少包括硼、氟化硼、镓、铟、铊、或铝之中的一种或其组合。

所述金属硅化物层116用以在接触插塞和源/漏区114或栅极112表面之间形成欧姆接触，其采用自对准硅化物技术(SALISIDES)制作，厚度约为十几纳米，所述金属硅化物层中包括钛、钴、镍、铂或它们合金的硅化物，例如低电阻率的硅化镍、硅化铂、硅化钴或其合金。

在自对准硅化物技术的快速热退火处理过程中，金属膜层与源/漏区114或栅极112内的掺杂硅在高温(通常1000℃以上)下发生硅化反应，形成金属硅化物，对于N型的源区或漏区而言，其中的N型杂质例如磷、砷等在快速热退火处理的高温作用下会扩散到金属硅化物层116中，在金属硅化物层116的表面形成缺陷或杂质145。

如图4所示，在所述MOS器件层101上形成刻蚀停止层105，用以确定刻蚀工艺的终点并避免刻蚀其上层物质时过度刻蚀至下层的MOS器件层101。所述刻蚀停止层105包括但不限于氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合。所述刻蚀停止层105采用化学气相沉积法制造，例如等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD)，依照器件特性及尺寸设计沉积厚度为100埃至500埃。

然后在所述刻蚀停止层105上形成金属前介质层110，用以形成接触孔。该金属前介质层110通常采用较低介电常数的材料，包括但不限于碳掺杂氧化硅、有机硅酸盐玻璃(Organosilicate glass，OSG)、氟硅玻璃(Fluorosilicateglass，FSG)、磷硅玻璃(Phosphosilicate glass，PSG)中的一种或至少两种组合。金属前介质层110采用化学气相沉积法制造，例如等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD)，依照器件特性及尺寸设计沉积厚度为500埃至3000埃。

为控制膜层的应力，改善器件层101中MOS的性能，所述金属前介质层110还可以采用多层不同具有应力类型和应力值的介质层叠加而成。

如图5所示，接着在金属前介质层110上形成底部抗反射层120(BARC)，所述底部抗反射层120用以控制反射和驻波，避免曝光时光线在底层膜反射，而损害临近的未曝光光刻胶，对线宽控制造成不好的影响。底部抗反射层120为含硅的有机聚合物旋涂烘烤后形成，厚度为50埃至20000埃；也可以采用一层有机聚合物和一层无机物堆叠构成所述底部抗反射层，能够使反射率保持在1％以下。

在底部抗反射层120上形成光刻胶层125。采用旋转涂胶法得到一层均匀覆盖底部抗反射层120的光刻胶层125，而后在90℃至100℃进行30s软烘，以去除光刻胶中的溶剂，提高光刻胶层的粘附性。

接着，曝光、显影从而在光刻胶层125中形成接触孔的图案130，所述接触孔用于填充金属以形成接触插塞。而后进行显影后检测(ADI)，以确定光刻沟槽图案的质量。

然后，参照步骤S2：如图6所示，以形成接触孔图案130后的光刻胶层125为掩膜对所述金属前介质层110进行刻蚀，形成开口135并露出所述刻蚀停止层105。所述开口135穿过底部抗反射层120、金属前介质层110后终止于刻蚀停止层105。

参照步骤S3：如图7所示，去除开口135内的所述刻蚀停止层105，从而形成接触孔136。该步骤采用等离子体刻蚀工艺。刻蚀完成后去除光刻胶层。

传统的刻蚀工艺去除刻蚀停止层的过程采用同一压力，例如，采用气体流量约为40sccm的CH₂F₂、气体流量约为20sccm的O₂和气体流量约为100sccm的Ar作为等离子体刻蚀的工艺气体，在80mT的气压下刻蚀25S。而相对于传统的刻蚀工艺，本实施例中的此步骤分为了两个采用不同刻蚀气压的子步骤。

具体的，所述去除刻蚀停止层105的步骤包括：

首先，利用第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层105而露出金属硅化物层116的表面；

接着，利用第二压力进行等离子体刻蚀，以促使所述金属硅化物层表面的杂质挥发，并清洗该表面的缺陷。

所述第一压力大于第二压力。确切的说，所述第一压力大于传统刻蚀工艺的压力，而所述第二压力小于传统刻蚀工艺的压力。

例如，优选的，第一压力为100mT，第二压力为50mT，而刻蚀工艺气体至少包括CH₂F₂、O₂和Ar，所述CH₂F₂的气体流量约为40sccm，O₂的气体流量约为20sccm，所述Ar的气体流量约为100sccm。上述两个采用不同刻蚀气压的子步骤在同一机台中完成，其间可以不必停机，只要改变反应腔室的气压即可。

以上方法中，先采用较高的第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层105而露出金属硅化物层116的表面，由于较高的刻蚀气压下，等离子体自由程较小，对被刻材料的物理化学作用的能力降低，可以减少甚至避免对接触孔136底部侧壁内的栅极侧墙113的损伤。

接着采用较低的第二压力进行等离子体刻蚀，由于较低的刻蚀气压下，等离子体的自由程增加，对被刻蚀材料的物理化学作用的能力增强，一方面可以促使所述金属硅化物层116表面一定深度内的磷、砷等杂质(见图3中145)挥发，另一方面还可以清洗表面上其他杂质和缺陷，也可以去除残余的刻蚀停止层材料。

综上所述，两个采用不同刻蚀气压的子步骤的综合作用下，金属硅化物层与接触插塞的接触面电阻特性被改善，同时，接触孔侧壁内的栅极侧墙的损伤被尽可能的避免，能够大大降低接触插塞电阻与目标值的偏差，有利于改善接触插塞的电阻分布特性。

本发明的另一实施例中提供一种接触插塞的形成方法，包括：

步骤A1：提供半导体基底，所述半导体基底上具有器件层、所述器件层上的刻蚀停止层、所述刻蚀停止层上的金属前介质层，以及所述金属前介质层上的具有接触孔图案的掩膜层，所述器件层的有源区表面具有金属硅化物层；

步骤A2：在所述掩膜层的遮挡下刻蚀所述金属前介质层，以露出所述刻蚀停止层；

步骤A3：去除所述刻蚀停止层，从而形成接触孔；其中，所述去除刻蚀停止层的步骤包括：利用第一压力进行等离子体刻蚀，以基本去除所述刻蚀停止层；利用第二压力进行等离子体刻蚀，以促使所述金属硅化物层表面的杂质挥发；所述第一压力大于第二压力。

步骤A4：在所述接触孔中填充金属，以形成接触插塞。

其中，步骤A1～A3与前一实施例基本相同，所述步骤A4进一步包括：

在包括所述接触孔内部的基底表面上形成阻挡层和所述阻挡层上的钨种子层；

在所述钨种子层上形成钨膜层，该钨膜层将接触孔内部填充；

平坦化所述接触孔外的基底表面，形成钨金属插塞。

其中钨金属还可以替换为铜、铝或铂等其他导电性良好的金属材料。

图8为本实施例所述方法获得的接触插塞与传统工艺获得的接触插塞电阻分布特性比较图，所述接触插塞的形成方法中刻蚀接触孔时采用前述实施例提到的优选工艺参数。

如图8所示，横坐标表示测试晶片编号，纵坐标表示各个测试点的电阻值。可见，本实施例所述方法制造的晶片3、7的各个测试点接触插塞的电阻值集中在10～20Ω之间，相对传统工艺而言分布特性得到了改善。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。需要特别说明的是，发明人目前发现N型掺杂区的接触插塞电阻分布特性较差，而P型掺杂区上述问题并不明显，但是采用本发明提供的方法同时刻蚀N和P型掺杂区的接触孔(采用一张掩膜一次同时刻蚀N型和P型掺杂区)时，对P型掺杂区的接触插塞电阻分布特性几乎没有影响。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种接触孔的形成方法，其特征在于，包括：

去除所述刻蚀停止层，从而形成接触孔；其中，

所述去除刻蚀停止层的步骤包括：

利用第一压力进行等离子体刻蚀，以去除所述刻蚀停止层；

其中，所述第一压力大于第二压力。

2.根据权利要求1所述的接触孔的形成方法，其特征在于，所述第一压力为100mT。

3.根据权利要求1所述的接触孔的形成方法，其特征在于，所述第二压力为50mT。

4.根据权利要求1所述的接触孔的形成方法，其特征在于，所述等离子体刻蚀的工艺气体至少包括CH₂F₂、O₂和Ar。

5.根据权利要求4所述的接触孔的形成方法，其特征在于，所述CH₂F₂的气体流量为40sccm，O₂的气体流量为20sccm，所述Ar的气体流量为100sccm。

6.根据权利要求1所述的接触孔的形成方法，其特征在于，利用第一压力进行等离子体刻蚀的刻蚀时间为15秒，利用第二压力进行等离子体刻蚀的刻蚀时间为10秒。

7.根据权利要求1所述的接触孔的形成方法，其特征在于，所述金属硅化物层表面的杂质至少包括磷、砷、锑、铋、或者氮中的一种或其组合。

8.根据权利要求1所述的接触孔的形成方法，其特征在于，所述金属硅化物层表面的杂质至少包括硼、氟化硼、镓、铟、铊、或铝之中的一种或其组合。

9.根据权利要求1所述的接触孔的形成方法，其特征在于，所述金属硅化物层包括钛、钴、镍、铂或它们合金的硅化物。

10.一种接触插塞的形成方法，其特征在于，包括：

在所述接触孔中填充金属，以形成接触插塞。