CN101202244B

CN101202244B - 双镶嵌结构形成过程中光刻胶图形的去除方法

Info

Publication number: CN101202244B
Application number: CN2006101473224A
Authority: CN
Inventors: 王荣; 王琪; 宁先捷
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-12-15
Filing date: 2006-12-15
Publication date: 2010-06-09
Anticipated expiration: 2026-12-15
Also published as: CN101202244A

Abstract

本发明提供了一种双镶嵌结构形成过程中光刻胶图形的去除方法，所述双镶嵌结构形成过程包括：提供一半导体衬底，所述衬底具有预先形成的半导体器件；在所述衬底上形成金属互连线层；在所述金属互连线层表面形成介质层；在所述介质层中刻蚀连接孔；沉积牺牲层和硬掩膜层；涂布底部抗反射层和光致抗蚀剂层，图案化所述底部抗反射层和光致抗蚀剂层形成光刻胶图形；氧气等离子体灰化去除所述底部抗反射层和光致抗蚀剂层。本发明的去除方法能够简化去除工艺并使低介电常数电介质层不被破坏。

Description

双镶嵌结构形成过程中光刻胶图形的去除方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dualdamascene structure)形成过程中的光刻胶图形的去除方法。

背景技术

当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，这种工艺可以在层间绝缘膜中先后形成连接孔(via)和沟槽(trench)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。这种互连结构已经在集成电路制造中得到广泛应用。

如图1所示，在制造互连层的工艺线后段(back end of line，BEOL)开始时，需要在工艺线前段(front end of line，FEOL)形成的MOS晶体管表面沉积介质层11，该介质层11称为金属前介电层(pre-metal dielectric，PMD)，然后在介质层11层中刻蚀通孔并填充有金属材料形成连接孔12。在具有连接孔12的PMD层11表面再形成第一互连层13，在其中形成金属互连线14，MOS晶体管通过连接孔12连接至互连层13中的金属连接线14。然后在互连层13表面沉积刻蚀停止层15、电介质层16和保护层17。随着器件的特征尺寸不断缩小，器件的密集程度越来越高，对集成电路的性能尤其是射频条件下的高速处理信号的性能提出了更高的要求。为了降低射频信号在电路中的延迟，目前普遍采用低介电常数(low k)材料作为电介质层16，以降低电路中的RC延迟和高频串扰。

申请号为200510056297.4的中国专利申请中描述了一种双镶嵌结构的制造方法。接下来如图2所示，刻蚀保护层17和电介质层16形成连接孔(via)。随后如图3所示，在连接孔中填充牺牲层18，其覆盖保护层17表面，然后在牺牲层18表面沉积低温氧化层(LTO)硬掩膜层19。在硬掩膜层19表面旋涂BARC(底部抗反射层)和光致抗蚀剂层，经曝光、显影等工艺形成由BARC层20和光致抗蚀剂层21组成的、用于刻蚀沟槽的光刻胶图形22，如图4所示。然后以光刻胶图形22为掩膜刻蚀硬掩膜层19、牺牲层18、保护层17和电介质层16形成沟槽(trench)，并去除剩余的光刻胶图形和牺牲层18，在连接孔和沟槽中填充导电材料例如铜(Cu)，便形成了双镶嵌结构。

然而，形成双镶嵌结构的过程中，有时在形成用于刻蚀沟槽的光刻胶图形22的过程中，由于BARC层和光致抗蚀剂层的涂布工艺以及后续的曝光和显影工艺的控制偏差，形成的光刻胶图形达不到工艺要求，需要重新形成光刻胶图形22，这时就需要将不好的光刻胶图形22去除。以往在去除光刻胶图形22时是利用氧气等离子体去除光致抗蚀剂层21和BARC层20，然后利用反应离子刻蚀(RIE)工艺刻蚀硬掩膜层19，再用氧气等离子体去除牺牲层18，最后进行湿法清洗。这个过程不但工艺复杂，极易破坏低介电常数电介质层16，使该层的介电常数升高，影响器件性能。而且由于牺牲层的材料多为BARC或富硅聚合物，在刻蚀牺牲层时容易在电介质层16的连接孔内壁产生聚合残留物23，严重影响后续工艺的进行。

发明内容

因此，本发明的目的在于提供一种双镶嵌结构形成过程中光刻胶图形的去除方法，在去除用于刻蚀沟槽的光刻胶图形时能够简化去除工艺并使低介电常数电介质层不被破坏。

为达到上述目的，本发明提供了一种双镶嵌结构形成过程中光刻胶图形的去除方法，所述双镶嵌结构的形成过程包括：

提供一半导体衬底，所述衬底具有预先形成的半导体器件；

在所述衬底上形成金属互连线层；

在所述金属互连线层表面形成介质层；

在所述介质层中刻蚀连接孔；

沉积牺牲层和硬掩膜层；

涂布底部抗反射层和光致抗蚀剂层，图案化所述底部抗反射层和光致抗蚀剂层形成光刻胶图形；所述方法还包括：

利用等离子体去除所述底部抗反射层和光致抗蚀剂层。

所述等离子体为氧气等离子体。

所述氧气的流量为100～400sccm。

所述氧气等离子体灰化的时间为20～60秒。

氧气等离子体灰化去除所述底部抗反射层和光致抗蚀剂层后，所述方法还包括湿法清洗的步骤。

所述湿法清洗的时间为25～60秒。

本发明还提供了另一种双镶嵌结构形成过程中光刻胶图形的去除方法，所述双镶嵌结构形成过程包括：

提供一半导体衬底，所述衬底具有预先形成的半导体器件；

在所述衬底上形成金属互连线层；

在所述金属互连线层表面形成介质层；

在所述介质层中刻蚀连接孔；

沉积牺牲层和硬掩膜层；

涂布光致抗蚀剂层，图案化所述光致抗蚀剂层形成光刻胶图形；所述方法还包括：

利用氧气等离子体去除所述光致抗蚀剂层。

所述氧气的流量为100～400sccm。

所述氧气等离子体持续的时间为20～60秒。

所述湿法清洗的时间为25～60秒。

与现有技术相比，本发明具有以下优点：

本发明的双镶嵌结构形成过程中光刻胶图形的去除方法在需要去除用于刻蚀沟槽的光刻胶图形时，将以往既去除光致抗蚀剂层和BARC层又去除硬掩膜层和牺牲层的做法改变为仅去除光致抗蚀剂层和BARC层，通过降低刻蚀气体的流量，缩短湿法清洗的时间来控制刻蚀的强度，保证仅刻蚀掉光致抗蚀剂层和BARC层而不对其它层进行刻蚀。本发明的方法一方面简化了去除工艺，更重要的使低介电常数电介质层不被破坏，保证介电常数不发生变化。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1至图5为说明现有制造双镶嵌结构和光刻胶图形去除方法的剖面示意图；

图6至图10为说明根据本发明实施例的双镶嵌结构形成过程中光刻胶图形去除方法的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

如图6所示，半导体衬底10，衬底10为单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底10的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。在衬底10表面形成栅极氧化层，在65nm以下工艺节点，栅极氧化层的材料优选为高介电常数材料，例如氮氧化硅，氧化铪、氧化锆和氧化铝。栅极氧化层的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺等。在栅极氧化层表面利用CVD工艺淀积多晶硅，然后刻蚀多晶硅和栅极氧化层形成栅极。接下来采用离子注入工艺进行n型或p型杂质离子的低剂量掺杂，在栅极两侧的衬底中形成轻掺杂区。然后，在栅极的两侧形成具有ON(氧化硅层-氮化硅层)结构的侧壁隔离物(offsetspacer)。利用离子注入工艺进行高剂量掺杂，在栅极两侧分别形成源区和漏区，从而形成MOS晶体管。然后利用物理溅射工艺在MOS晶体管表面沉积金属，例如镍，经退火后在MOS晶体管的栅极、源区和漏区表面形成金属硅化物。

接下来在MOS晶体管表面利用等离子增强化学气相淀积(PECVD)工艺或低压化学气相沉积工艺(LPCVD)，利用硅烷(silane)和氨气的混合气体淀积氮化硅应力层。氮化硅应力层作为后续刻蚀连接孔的刻蚀停止层，同时具有应力膜的作用。其可以是单应力膜，即具有压应力(compress stress)的应力膜或具有拉应力(tensile stress)的应力膜；也可以是双应力膜，即在NMOS晶体管表面形成的是拉应力膜，在PMOS晶体管表面形成的是压应力膜。然后，在氮化硅应力层表面，利用PECVD工艺淀积TEOS(正硅酸乙酯)或氮氧化硅形成PMD层11。然后利用化学机械研磨(CMP)工艺对PMD层11进行平坦化。随后，在PMD层11中刻蚀通孔并填充金属材料例如钨或铜形成金属接触孔12。

接下来的工艺步骤中，在PMD层110表面，利用化学汽相淀积(CVD)方法淀积第一互连层13，材料可为氧化硅。在互连层13中通过光刻、刻蚀工艺形成金属导电连线14。利用化学机械研磨(CMP)工艺将互连层13和导电连线14表面磨平。在第一互连层13表面形成电介质层16。按照本发明的优选实施例，在淀积电介质层16之前，先沉积一层刻蚀停止层15，材料为SiN或SiON，厚度为

然后在刻蚀停止层15表面沉积电介质层16。电介质层16是由化学气相淀积法沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，优选为应用材料(Applied Materials)公司商标为黑钻石(black diamond)的二氧化硅(SiO2)。在本发明的优选实施例中，形成电介质层16的方法使用了包括含碳有机金属或有机硅化合物、臭氧和掺杂剂源的PECVD工艺。含碳的有机金属或有机硅化合物可以包括环硅氧烷例如四甲基环四硅氧烷(TMCTS)或八甲基环四硅氧烷(OMCTS)或其它环状硅氧烷，优选为OMCTS。按照本发明，在反应室中提供反应气体流中包括OMCTS、氧气和臭氧的混合物、氦气，将反应气体引入反应室，八甲基环四硅氧烷OMCTS的流量为1500～3500mgm；氧气O2的流量为50～500sccm；氦气He为0～2000sccm；射频功率为300～1000W；反应室压力为2～10Torr。形成的电介质层16的介电常数约小于3.0，厚度为

在淀积电介质层16表面利用PECVD工艺再沉积一层材料为TEOS或SiON的保护层17，厚度为

用来保护低介电常数材料电介质层16的介电常数不受后续工艺的影响。

然后，如图7所示，刻蚀保护层17和电介质层16，以便在电介质层16中形成通孔。在刻蚀过程中，刻蚀气体为包括含氟(F)气体、氯气Cl₂、氧气O₂、氮气N₂、氦气He的混合气体，以及惰性气体(比如氢气Ar、氖气Ne)。流量为40-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。

接下来，如图8所示，在通孔中填充牺牲层18，并使其覆盖保护层17表面，其在保护层17表面上的厚度为

，本实施例优选为

保护层17的材料为BARC，也可以由富硅聚合物材料，例如信越公司(Shinetzu)的商标为SHB的富硅聚合物材料。然后在保护层17表面淀积一层致密的遮挡层19，其厚度在

之间。所述遮挡层19是利用等离子增强化学气相淀积(PECVD)工艺，在低温条件下进行淀积的低温淀积氧化硅(LTO)。上述淀积低温淀积氧化物遮挡层19的工艺温度范围需控制在150℃-300℃之间，本实施例优选为200℃。

接着，如图9所示，在遮挡层19表面上利用旋涂(spin on)工艺涂布底部抗反射层(BARC)和光致抗蚀层，BARC层的厚度为光致抗蚀层的厚度为

并通过曝光、显影等光刻工艺形成由BARC层20和光致抗蚀层21构成的、用于刻蚀沟槽的光刻胶图形22，光刻胶图形22界定沟槽的位置。

在本发明的其它实施例中，可以在遮挡层19表面仅涂布光致抗蚀层，并通过曝光、显影等光刻工艺形成仅由光致抗蚀层21构成的、用于刻蚀沟槽的光刻胶图形。

光刻胶图形22的质量影响沟槽的刻蚀效果，当光刻胶图形22不能满足工艺要求时需要将其去除，并重新涂布BARC层和光致抗蚀层，形成新的光刻胶图形。本发明的双镶嵌结构形成过程中的光刻胶图形去除方法，在需要去除用于刻蚀沟槽的光刻胶图形22时，利用氧气等离子体灰化(ashing)工艺仅去除光致抗蚀剂层21和BARC层20，当光刻胶图形仅包含光致抗蚀剂层时则仅去除光致抗蚀剂层。通过降低氧气的流量，将氧气的流量限制在100～400sccm；缩短处理时间，将灰化时间设定为20～60秒，并将湿法清洗的时间缩短至25～60秒，来控制氧气等离子体刻蚀的强度，保证仅刻蚀掉光致抗蚀剂层21和BARC层20而不对其它层进行刻蚀，如图10所示。从而一方面简化了去除工艺，更重要的使低介电常数电介质层16不被破坏，保证介电常数不发生变化。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种双镶嵌结构形成过程中光刻胶图形不满足工艺要求时光刻胶图形的去除方法，所述双镶嵌结构的形成过程包括：

提供一半导体衬底，所述衬底具有预先形成的半导体器件；

在所述衬底上形成金属互连线层；

在所述金属互连线层表面形成介质层；

在所述介质层中刻蚀连接孔；

沉积牺牲层和硬掩膜层，所述硬掩膜层为低温淀积氧化硅；

在所述低温淀积氧化硅上涂布底部抗反射层和光致抗蚀剂层，图案化所述底部抗反射层和光致抗蚀剂层形成由底部抗反射层和光致抗蚀层构成的光刻胶图形；其特征在于还包括：

在形成所述光刻胶图形之后，利用等离子体仅去除所述低温淀积氧化硅上的所述底部抗反射层和光致抗蚀剂层，所述等离子体为氧气等离子体，所述氧气的流量为100～400sccm，所述氧气等离子体灰化的时间为20～60秒；

涂布底部抗反射层和光致抗蚀剂层。

2.如权利要求1所述的方法，其特征在于：氧气等离子体灰化去除所述底部抗反射层和光致抗蚀剂层后，所述方法还包括湿法清洗的步骤。

3.如权利要求2所述的方法，其特征在于：所述湿法清洗的时间为25～60秒。

4.一种双镶嵌结构形成过程中光刻胶图形不满足工艺要求时光刻胶图形的去除方法，所述双镶嵌结构形成过程包括：

提供一半导体衬底，所述衬底具有预先形成的半导体器件；

在所述衬底上形成金属互连线层；

在所述金属互连线层表面形成介质层；

在所述介质层中刻蚀连接孔；

沉积牺牲层和硬掩膜层，所述硬掩膜层为低温淀积氧化硅；

在所述低温淀积氧化硅上涂布光致抗蚀剂层，图案化所述光致抗蚀剂层形成由光致抗蚀层构成的光刻胶图形；其特征在于还包括：

形成所述光刻胶图形之后，利用氧气等离子体仅去除所述低温淀积氧化硅上的所述光致抗蚀剂层，所述氧气的流量为100～400sccm，所述氧气等离子体灰化的时间为20～60秒；

涂布底部抗反射层和光致抗蚀剂层。

5.如权利要求4所述的方法，其特征在于：氧气等离子体灰化去除所述底部抗反射层和光致抗蚀剂层后，所述方法还包括湿法清洗的步骤。

6.如权利要求5所述的方法，其特征在于：所述湿法清洗的时间为25～60秒。