CN101207068A - 半导体器件金属连接孔的制造方法和半导体器件 - Google Patents
半导体器件金属连接孔的制造方法和半导体器件 Download PDFInfo
- Publication number
- CN101207068A CN101207068A CNA2006101478073A CN200610147807A CN101207068A CN 101207068 A CN101207068 A CN 101207068A CN A2006101478073 A CNA2006101478073 A CN A2006101478073A CN 200610147807 A CN200610147807 A CN 200610147807A CN 101207068 A CN101207068 A CN 101207068A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal silicide
- source
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种半导体器件金属连接孔的制造方法，包括：在半导体衬底表面形成MOS器件，所述MOS器件包括栅极、源区和漏区，在所述栅极表层形成有栅极金属硅化物；在所述源区和漏区表层形成有源漏金属硅化物；所述栅极两侧具有包括氧化硅层和氮化硅层的侧壁隔离物；腐蚀所述衬底表面的所述氧化硅层，在所述侧壁隔离物与源区和漏区的表面之间形成凹陷；沉积介质层并刻蚀所述介质层形成通孔，所述通孔底部露出所述源漏金属硅化物；在所述源漏金属硅化物表面沉积黏附层；在所述通孔中填充金属形成金属连接孔。本发明的方法能够防止金属硅化物转变为高阻态和向沟道方向的扩散。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体器件(MOS)金属连接孔的形成方法和包含金属连接孔的半导体器件。
背景技术
当今半导体制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中已包含巨大数量的半导体器件。在如此大规模的集成电路中，器件之间高可靠、高密度的连接不仅要在单层中进行，而且需要在多层之间进行，因此，通常利用多层互连结构对半导体器件的进行连接。在形成多层互连结构之前，需要在MOS器件表面沉积介质层并在介质层中形成金属连接孔，MOS器件通过金属连接孔连接至上层多层互连结构。
申请号为200510097493.6的中国专利申请中公开了一种形成金属连接孔的方法。图1至图5为现有半导体器件中金属连接孔形成过程的简化示意图。如图1所示，在工艺线前段(front end of line，FEOL)，在半导体衬底100表面形成MOS器件，MOS器件具有栅极115和位于栅极两侧的由氧化硅层116和氮化硅层117组成的侧壁隔离物(offset spacer)，在栅极115两侧的衬底中通过离子注入形成有源区110和漏区120。在栅极115的表面具有金属硅化物130和140，源区110和漏区120表面具有公用的金属硅化物150，金属硅化物为镍的硅化物NiSi。然后，如图2所示，在MOS器件表面沉积应力膜160，在应力膜160表面沉积介质层170，该介质层170称为金属前介电层(pre-metaldielectric，PMD)，并对该介质层170进行平坦化。在介质层170层中刻蚀通孔180，通孔180底部露出金属硅化物150，如图3所示；随后在通孔180底部金属硅化物150表面沉积一层黏附层190(glue layer)，如图4所示，黏附层190的材料为钛(Ti)，能够使后续填充的金属和金属硅化物之间形成良好的接触。接下来填充金属材料钨，并进行高温退火形成金属连接孔200。在退火过程中，退火温度通常在800-1000℃之间，在此温度下，金属硅化物NiSi会发生相变，由NiSi转变为NiSi2，但是NiSi2呈高阻态，而且是个不稳定的中间相，其会沿横向向沟道方向扩散，在源区110和漏区120中形成高阻态的金属硅化物151和152，使连接孔200与源区110和漏区120的接触电阻增大，影响MOS器件的性能。
发明内容
本发明的目的在于提供一种半导体器件金属连接孔的形成方法和半导体器件，能够防止金属硅化物转变为高阻态和向沟道方向的扩散。
为达到上述目的，本发明提供的一种半导体器件金属连接孔的制造方法，包括：
在半导体衬底表面形成MOS器件，所述MOS器件包括栅极、源区和漏区，在所述栅极表层形成有栅极金属硅化物；在所述源区和漏区表层形成有源漏金属硅化物；所述栅极两侧具有包括氧化硅层和氮化硅层的侧壁隔离物；
腐蚀所述衬底表面的所述氧化硅层，在所述侧壁隔离物与源区和漏区的表面之间形成凹陷；
沉积介质层并刻蚀所述介质层形成通孔，所述通孔底部露出所述源漏金属硅化物；
在所述源漏金属硅化物表面沉积黏附层；
在所述通孔中填充金属形成金属连接孔。
所述黏附层的材料为钛。
腐蚀所述氧化硅层的腐蚀液为氢氟酸。
所述黏附层延伸至所述凹陷中。
所述金属硅化物为镍的硅化物。
所述方法包括在所述MOS器件表面形成应力膜的步骤。
所述通孔中填充的金属为钨。
相应地，本发明提供的一种半导体器件，包括：
在半导体衬底表面形成的MOS器件，所述MOS器件包括栅极、源区和漏区，在所述栅极表层具有栅极金属硅化物；在所述源区和漏区表层具有源漏金属硅化物；所述栅极两侧具有包括氧化硅层和氮化硅层的侧壁隔离物；其特征在于：所述侧壁隔离物与源区和漏区表面之间具有凹陷，所述源漏金属硅化物表面具有黏附层，所述黏附层延伸至所述凹陷中，所述黏附层表面上方具有金属连接孔。
所述黏附层的材料为钛。
所述金属硅化物为镍的硅化物。
所述通孔中填充的金属为钨。
与现有技术相比，本发明具有以下优点：
本发明的方法在形成具有氧化硅层和氮化硅层侧壁隔离物之后，对侧壁隔离物中的氧化硅层进行腐蚀，从而使侧壁隔离物与衬底的源区和漏区之间形成凹陷，该凹陷伸展到源漏区靠近沟道的浅结上方。在沉积介质层并刻蚀所述介质层形成通孔之后，凹陷的存在能够使通孔底部的尺寸变宽，当在通孔底部源漏区镍硅化物表面沉积金属钛时，由于凹陷的存在，沉积的钛能够延伸至凹陷中并充满所述凹陷，从而使沉积的钛的总量增加，使形成的钛层较现有的钛层更宽，即覆盖了源漏区镍硅化物又覆盖了源漏区靠近沟道的浅结。这样形成的钛层在后续对通孔中填充的金属钨进行退火时，不但能够延缓镍硅化物再次发生硅化反应形成高阻态镍硅化物，而且可以防止一旦形成的少量高阻态镍硅化物向沟道方向延伸，从而能够防止金属连接孔与MOS器件之间的接触电阻变高。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图5为现有半导体器件中金属连接孔形成过程的简化示意图；
图6至图10为根据本发明实施例的金属连接孔形成过程的简化示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图6至图10为根据本发明实施例的金属连接孔形成过程的简化示意图，所述示意图只是实例，其在此不应限制本发明保护的范围。首先如图6所示，提供一半导体衬底100，半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。然后在衬底100表面生长栅极氧化层，栅极氧化层的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为ALD工艺。栅极氧化层可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅。虽然在此描述了可以用来形成栅极氧化层的材料的少数示例，但是该层也可以由减小栅极漏电流的其它材料形成。然后，利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在栅极氧化层表面沉积多晶硅层，在多晶硅层表面形成一层氮化硅硬掩膜层后涂布光刻胶并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜刻蚀所述多晶硅层形成栅极115。之后去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。
刻蚀多晶硅形成栅极115时会在栅极115侧壁产生一定程度的损伤，为修复这种损伤需要在栅极115侧壁表面生长一层氧化硅116。接着，通过离子注入在衬底100中形成源漏区的浅结111和121。然后在栅极115的两侧形成具有ON(氧化硅-氮化硅)结构的侧壁隔离物。本实施例中，侧壁隔离物包括低温氧化硅(LTO)层117和氮化硅层118。侧壁隔离物的形成过程为，首先在所述衬底100和栅极115表面利用CVD工艺沉积LTO层；然后利用高密度等离子化学气相淀积工艺(PECVD)在LTO表面再沉积氮化硅层；采用等离子刻蚀工艺刻蚀所述氧化层和氮化硅层形成侧壁间隔物。在接下来的工艺步骤中，向衬底中的注入杂质离子形成源区110和漏区120。
随后，沉积氧化硅作为自对准阻挡层并在自对准阻挡层表面涂布光刻胶，通过显影、定影等光刻工艺图案化所述光刻胶。接着，以图案化的光刻胶作为掩膜刻蚀所述自对准阻挡层形成对应栅极、源区和漏区位置的开口，接着，利用物理溅射的方法沉积金属镍，经热退火处理后在栅极表层形成镍硅化物130、140，在源区和漏区表层形成源漏镍硅化物150。然后，采用氢氟酸HF湿法腐蚀去除自对准阻挡层，在以往的工艺中氢氟酸HF腐蚀时间的控制仅需保证出除自对准阻挡层，本发明的方法延长氢氟酸HF的腐蚀时间，在腐蚀自对准阻挡层之后，继续对源、漏区120和110与侧壁隔离物中氮化硅层118之间的氧化硅层117进行腐蚀，从而在氮化硅层118与漏区120和110之间形成凹陷210。
接下来如图7所示，利用等离子增强化学气相淀积(PECVD)工艺淀积氮化硅层160，氮化硅层110的材质为氮化硅(Si3N4)或氮氧化硅(SiON)，优选为含碳的氮化硅(nitride doped carbon，NDC)，例如氮碳氧化硅(SiOCN)，厚度为200
-1200
。氮化硅层110作为后续刻蚀连接孔的刻蚀停止层，同时具有应力膜的作用。然后，在氮化硅层160表面形成PMD层170并对其进行平坦化。
然后，如图8所示，在PMD层170表面旋涂(spin on)底部抗反射层(BARC)和光刻胶层，利用曝光、显影等光刻工艺将光刻胶图案化，以图案化的光刻胶为掩膜，采用干法刻蚀，例如反应离子刻蚀(RIE)工艺，刻蚀PMD层170形成通孔180。在本实施例中，向反应室内通入的刻蚀剂气体为包括SF6、CHF3、CF4、氯气Cl2、氧气O2、氮气N2、氦气He以及其它惰性气体例如氢气Ar、氖气Ne的混合气体，流量100-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-20mTorr，等离子源射频输出功率1500W-2000W。
接下来如图9所示，并参照图8，在通孔180底部淀积金属黏附层220，金属黏附层220有利于后续淀积的金属与金属硅化物之间形成良好的接触。金属黏附层220的材料为钛，利用PVD(物理气相淀积)工艺淀积形成。由于凹陷210的存在，沉积的钛能够延伸至凹陷210中并充满所述凹陷210。从而使沉积的钛的总量增加，形成的钛黏附层220较没有凹陷210时的钛黏附层更宽。由图9可以看出，钛黏附层220即覆盖了源漏区镍硅化物150，又覆盖了源漏区靠近沟道的浅结120和110。
在接下来的工艺步骤中，在通孔180内壁表面淀积金属黏附层和种子层(seed layer)。然后利用PVD(物理气相淀积)工艺或电镀工艺在通孔180中填充金属钨，并对金属钨进行退火处理，并对其进行平坦化，形成武连接孔200，如图10所示。由于本发明的钛黏附层220即覆盖了源漏区镍硅化物150，又覆盖了源漏区靠近沟道的浅结120和110，这样的黏附层220在后续对通孔中填充的金属钨进行退火时，能够吸收一部分退火时的热量，下层的镍硅化物150不会达到较高的温度，从而能够延缓镍硅化物再次发生硅化反应形成高阻态镍硅化物，另一方面，钛在高温时可以与镍硅化物150中部分金属镍发生反应生成钛镍化合物，能够防止一旦形成的少量高阻态镍硅化物向沟道方向延伸，从而阻止了钨连接孔200与MOS器件的源、漏区之间的接触电阻变高。
本发明的半导体器件如图10所示，包括在半导体衬底100表面形成的MOS器件，MOS器件包括栅极115、源区110和漏区120，在所述栅极115表层具有栅极金属硅化物130和140；在所述源区110和漏区120表层具有源漏金属硅化物150；栅极115两侧具有包括氧化硅层117和氮化硅层118的侧壁隔离物；在侧壁隔离物与源区110和漏区120的表面之间形成的凹陷210，所述源漏金属硅化物150表面具有金属黏附层220，金属黏附层220延伸至凹陷210中，在金属黏附层220上方具有金属连接孔200。其中，金属黏附层220的材料为钛，金属硅化物130、140和150为镍的硅化物，金属连接孔200的材料为钨。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种半导体器件金属连接孔的制造方法，包括：
在半导体衬底表面形成MOS器件，所述MOS器件包括栅极、源区和漏区，在所述栅极表层形成有栅极金属硅化物；在所述源区和漏区表层形成有源漏金属硅化物；所述栅极两侧具有包括氧化硅层和氮化硅层的侧壁隔离物；
腐蚀所述衬底表面的所述氧化硅层，在所述侧壁隔离物与源区和漏区的表面之间形成凹陷；
沉积介质层并刻蚀所述介质层形成通孔，所述通孔底部露出所述源漏金属硅化物；
在所述源漏金属硅化物表面沉积黏附层；
在所述通孔中填充金属形成金属连接孔。
2.如权利要求1所述的方法，其特征在于：所述黏附层的材料为钛。
3.如权利要求1所述的方法，其特征在于：腐蚀所述氧化硅层的腐蚀液为氢氟酸。
4.如权利要求2所述的方法，其特征在于：所述黏附层延伸至所述凹陷中。
5.如权利要求1所述的方法，其特征在于：所述金属硅化物为镍的硅化物。
6.如权利要求1所述的方法，其特征在于：所述方法包括在所述MOS器件表面形成应力膜的步骤。
7.如权利要求1所述的方法，其特征在于：所述通孔中填充的金属为钨。
8.一种半导体器件，包括：
在半导体衬底表面形成的MOS器件，所述MOS器件包括栅极、源区和漏区，在所述栅极表层具有栅极金属硅化物；在所述源区和漏区表层具有源漏金属硅化物；所述栅极两侧具有包括氧化硅层和氮化硅层的侧壁隔离物；其特征在于：所述侧壁隔离物与源区和漏区表面之间具有凹陷，所述源漏金属硅化物表面具有黏附层，所述黏附层延伸至所述凹陷中，所述黏附层表面上方具有金属连接孔。
9.如权利要求8所述的半导体器件，其特征在于：所述黏附层的材料为钛。
10.如权利要求8所述的半导体器件，其特征在于：所述金属硅化物为镍的硅化物。
11.如权利要求8所述的半导体器件，其特征在于：所述通孔中填充的金属为钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101478073A CN100517644C (zh) | 2006-12-22 | 2006-12-22 | 半导体器件金属连接孔的制造方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101478073A CN100517644C (zh) | 2006-12-22 | 2006-12-22 | 半导体器件金属连接孔的制造方法和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207068A true CN101207068A (zh) | 2008-06-25 |
| CN100517644C CN100517644C (zh) | 2009-07-22 |
Family
ID=39567133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101478073A Active CN100517644C (zh) | 2006-12-22 | 2006-12-22 | 半导体器件金属连接孔的制造方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517644C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194850A (zh) * | 2010-02-03 | 2011-09-21 | 三星电子株式会社 | 包括可变电阻材料的半导体器件及其操作方法 |
| CN102347277A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| CN103715093A (zh) * | 2012-10-09 | 2014-04-09 | 上海华虹宏力半导体制造有限公司 | P型ldmos中改善漏电的工艺方法 |
| US9711612B2 (en) | 2010-07-30 | 2017-07-18 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device structure and method for fabricating the same |
| CN110211944A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
-
2006
- 2006-12-22 CN CNB2006101478073A patent/CN100517644C/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194850A (zh) * | 2010-02-03 | 2011-09-21 | 三星电子株式会社 | 包括可变电阻材料的半导体器件及其操作方法 |
| CN102347277A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| CN102347277B (zh) * | 2010-07-30 | 2014-02-12 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| US9711612B2 (en) | 2010-07-30 | 2017-07-18 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device structure and method for fabricating the same |
| CN103715093A (zh) * | 2012-10-09 | 2014-04-09 | 上海华虹宏力半导体制造有限公司 | P型ldmos中改善漏电的工艺方法 |
| CN110211944A (zh) * | 2018-02-28 | 2019-09-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100517644C (zh) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN101197290A (zh) | 半导体器件的制造方法 | |
| CN101202244B (zh) | 双镶嵌结构形成过程中光刻胶图形的去除方法 | |
| CN100590815C (zh) | 半导体器件的制造方法 | |
| CN100517644C (zh) | 半导体器件金属连接孔的制造方法和半导体器件 | |
| CN100517618C (zh) | 半导体器件及其制造方法 | |
| CN100561712C (zh) | 半导体器件及其制造方法 | |
| US7320919B2 (en) | Method for fabricating semiconductor device with metal-polycide gate and recessed channel | |
| US20200051859A1 (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| CN100517577C (zh) | 半导体器件的栅极制造方法 | |
| KR100502673B1 (ko) | 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
| CN101197282A (zh) | 半导体器件及其制造方法 | |
| US7084072B2 (en) | Method of manufacturing semiconductor device | |
| CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| US7648921B2 (en) | Method of forming dielectric layer | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| KR100382543B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| CN113539971B (zh) | 半导体结构及其形成方法 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| KR100322885B1 (ko) | 고집적 반도체 장치의 게이트 전극 제조 방법 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |