CN101197282A

CN101197282A - 半导体器件及其制造方法

Info

Publication number: CN101197282A
Application number: CNA2006101190564A
Authority: CN
Inventors: 何有丰; 朴松源
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2006-12-04
Filing date: 2006-12-04
Publication date: 2008-06-11

Abstract

本发明公开了一种半导体器件的制造方法：包括提供一半导体衬底；在所述衬底表面形成栅极；执行离子注入工艺，在所述栅极两侧的衬底中注入杂质离子；形成覆盖所述衬底和栅极表面的低温氧化硅层；形成覆盖所述低温氧化层的氮化硅层。本发明的半导体器件制造方法采用双叔丁基氨基硅烷(BTBAS(C8H22N2Si)和具有更高氧化性的臭氧O₃为反应物形成侧壁隔离物氧化硅层，能够降低形成侧壁隔离物氧化硅层的反应温度。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体(MOS)器件及其制造方法。

背景技术

随着半导体工业的进步，半导体器件的尺寸不断缩小，要求源极、漏极以及源极前延和漏极前延(Source/Drain Extension)相应地变浅。当半导体器件不断缩小进行到65nm以下时，超浅结(Ultra Shallow Junction)成为影响器件性能的关键，其能够防止短沟道效应。

超浅结形成之前首先需刻蚀衬底表面的多晶硅和栅极氧化层形成栅极，然后利用离子注入技术在栅极两侧的衬底中依次注入包括锗、碳、硼等多种杂质离子，在衬底中形成超浅结。如图1所示，衬底100表面具有栅极氧化层110和栅极120，通过离子注入(Co-implantation)在衬底100中形成超浅结101和102，然后，在栅极120的两侧面表面形成有一层很薄的氧化层130以修复刻蚀栅极时造成的栅极表面损伤。接下来如图2所示，在氧化层130外表面形成氮化硅层140作为过度层。利用热氧化法或低压气相淀积(LPCVD)法形成侧壁隔离物氧化层(offset spacer SiO₂)150，如图3所示。随后继续淀积侧壁隔离物氮化硅层(offset spacer SiN)160覆盖栅极120和衬底100表面的氧化层150，如图4所示。在上述过程中，侧壁隔离物氧化层150的形成可以利用LPCVD工艺，采用的反应物为正硅酸乙酯(Tetra-Ethyl-Ortho-Silicate，TEOS，C8H20O4Si)，根据工艺的要求需在不低于580℃的温度下进行淀积反应形成氧化层150；另一种形成氧化层150的方法采用的反应物为BTBAS(C8H22N2Si)和氧气O₂，通过炉管热生长工艺形成，如专利号为US5976991的美国专利中所描述的。这种热氧化反应的反应温度也必须要在550℃以上的高温下进行。随着半导体器件的尺寸越来越小，半导体器件所能承受的热总量也越来越低。高的反应温度不仅增加了热预算，不利于增加工艺容余度，而且由于硼离子的固溶度较高，其在衬底晶格中具有较高的活性，在上述较高的反应温度下，超浅结101和102中的硼离子会因高温而发生扩散效应，造成超浅结101和102向沟道方向延伸，如图3所示，从而沟道长度变短，影响器件的性能。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，能够降低形成侧壁隔离物氧化层的反应温度。

为达到上述目的，本发明提供的一种半导体器件的制造方法：包括

提供一半导体衬底；

在所述衬底表面形成栅极；

执行离子注入工艺，在所述栅极两侧的衬底中注入杂质离子；

形成覆盖所述衬底和栅极表面的低温氧化硅层；

形成覆盖所述低温氧化层的氮化硅层。

形成所述低温氧化硅层的反应物为双叔丁基氨基硅烷BTBAS和臭氧O₃。

所述低温氧化硅层的形成方法为低压化学气相淀积。

所述低压化学气相淀积工艺的反应温度为300℃～500℃。

所述低压化学气相淀积工艺的反应室压力为0.01Torr～1Torr。

通入反应室的双叔丁基氨基硅烷BTBAS的流量为10sccm～500sccm；臭氧O₃的流量为10sccm～1000sccm。

本发明相应提供了一种半导体器件，包括：

衬底；

在所述衬底表面形成的栅极；

在所述栅极两侧衬底中的超浅结；以及

覆盖所述衬底和栅极表面的低温氧化硅层；和

覆盖所述低温氧化层的氮化硅层。

所述低温氧化硅层由双叔丁基氨基硅烷BTBAS和臭氧O₃反应生成。所述低温氧化硅层的形成方法为低压化学气相淀积。所述低压化学气相淀积工艺的反应温度为300℃～500℃。

与现有技术相比，本发明具有以下优点：

本发明的半导体器件制造方法采用双叔丁基氨基硅烷(BTBAS(C8H22N2Si)和具有更高氧化性的臭氧O₃为反应物形成侧壁隔离物氧化层。由于臭氧O₃比氧气O₂更高的氧化性，能够在低于500℃的较低的温度下进行氧化反应，而且淀积速率更快。因此，本发明的半导体器件制造方法不仅降低了形成侧壁隔离物氧化层的反应温度，使得超浅结中的硼离子不会发生扩散，防止了短沟效应，而且提高了反应速度，降低了热预算。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1至图4为现有半导体器件制造方法的器件剖面示意图；

图5至图9为根据本发明实施例的半导体器件制造方法的器件剖面示意图；

图10为根据本发明实施例的半导体器件剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

图5至图9为根据本发明实施例的半导体器件制造方法的器件剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图5所示，本发明的半导体器件制造方法首先提供一半导体衬底100，衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。

然后在衬底100表面形成栅极氧化层110，栅极氧化层110的材料为氧化硅(SiO2)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。

在栅极氧化层110表面淀积多晶硅115，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在衬底表面淀积多晶硅115，在沉积的多晶硅层表面还需形成一硬掩膜层(图中未示出)，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。涂布光刻胶(图中未示出)并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜刻蚀所述多晶硅115和栅极氧化层110形成栅极120。在本实施例采用干法刻蚀，例如反应离子刻蚀(RIE)工艺刻蚀多晶硅115和栅极氧化层110。反应室内通入刻蚀剂气体流量50-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-80mTorr，等离子源射频输出功率1500W-2000W。刻蚀剂采用混合气体，混合气体包括SF6、CHF3、CF4、氯气Cl₂、氧气O₂、氮气N₂、氦气He和氧气O₂，以及其它惰性气体，例如氢气Ar、氖气Ne等等。接下来去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。

为了修复刻蚀多晶硅和去除氮化硅时在栅极120侧壁造成的损伤，需要在栅极120两侧生长一层氧化层130。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化层120。然后，执行一离子注入工艺，在栅极120两侧衬底中注入硼或磷离子，形成超浅结101和102，如图6所示。

然后，在栅极120的两侧形成具有ON(氧化硅层-氮化硅层)结构的侧壁隔离物(offset spacer)。本实施例中，首先在氧化层130表面生长一层氮化硅140作为过渡层，如图7所示。在接下来的工艺步骤中，如图8所示，在上述过渡层140表面淀积侧壁隔离物的氧化硅层250。本发明的方法采用的反应物为双叔丁基氨基硅烷BTBAS和臭氧O₃，利用LPCVD工艺形成氧化硅层250。由于臭氧O₃比氧气O₂具有更高的氧化性，能够在低于500℃的较低的温度下进行氧化反应，而且淀积速率更快。在LPCVD反应室中，将晶片放在反应室内部包括有加热元件的平台上，由用于控制反应室内温度的热感受器来控制平台。所有反应室部件都维持在预定温度，例如300℃～500℃，优选为400℃。按照本发明，在反应室中提供反应气体流，反应气体包括双叔丁基氨基硅烷BTBAS和臭氧O₃，以及惰性气体例如氦气。臭氧O₃由臭氧发生器产生，在臭氧发生器中将氧气电离为等离子体后，再通入氧气与等离子体反应生成臭氧。将反应气体臭氧O₃、BTBAS和氦气引入到预混合室，将混合后的气体通入反应室，气体混合物施加到晶片上。反应室的压力控制在0.01Torr～1Torr，通入反应室的双叔丁基氨基硅烷BTBAS的流量为10sccm～500sccm；臭氧O₃的流量为10sccm～1000sccm，氦气He为0～2000sccm；将反应所需的淀积功率设定为300～1000W。

然后，如图9所示，在反应室内利用等离子增强化学气相淀积(PECVD)工艺或低压化学气相沉积工艺(LPCVD)在氧化层250表面淀积侧壁隔离物的氮化硅层160。氮化硅层160的材质为氮化硅(Si₃N₄)。本实施例中，在反应室内利用硅烷(silane)和氨气的混合气体，在氧化硅层250表面淀积氮化硅，形成侧壁隔离物的氮化硅层160。

本发明的半导体器件制造方法采用双叔丁基氨基硅烷(BTBAS(C8H22N2Si))和具有更高氧化性的臭氧O₃为反应物形成侧壁隔离物的氧化硅层250。由于臭氧O₃比氧气O₂更高的氧化性，能够在低于500℃的较低的温度下进行氧化反应，而且具有更快的淀积速率。因此，本发明的方法不仅降低了形成侧壁隔离物氧化层的反应温度，使得超浅结中的注入的杂质离子例如硼离子不会发生扩散，有效防止了短沟效应。而且臭氧O₃能够提高反应速度，降低了热预算。

图10为根据本发明实施例的半导体器件剖面示意图。如图10所示，本发明的半导体器件，包括衬底100；在衬底100表面形成的栅极120；在栅极120两侧衬底中的超浅结101和102；以及覆盖衬底100和栅极120表面的低温氧化硅层250和覆盖低温氧化层250的氮化硅层160。其中低温氧化硅层250以双叔丁基氨基硅烷BTBAS和臭氧O₃为反应物，利用LPCVD工艺淀积形成，所述LPCVD工艺的反应温度为300℃～500℃，优选为400℃。较低的反应温度能够使超浅结101和102中注入的杂质离子例如硼离子不会发生扩散，有效防止了短沟效应，而且臭氧O₃能够提高反应速度，降低了热预算。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体器件的制造方法：包括

提供一半导体衬底；

在所述衬底表面形成栅极；

形成覆盖所述衬底和栅极表面的低温氧化硅层；

形成覆盖所述低温氧化层的氮化硅层。

2.如权利要求1所述的方法，其特征在于：形成所述低温氧化硅层的反应物为双叔丁基氨基硅烷BTBAS和臭氧O₃。

3.如权利要求2所述的方法，其特征在于：所述低温氧化硅层的形成方法为低压化学气相淀积。

4.如权利要求3所述的方法，其特征在于：所述低压化学气相淀积工艺的反应温度为300℃～500℃。

5.如权利要求3或4所述的方法，其特征在于：所述低压化学气相淀积工艺的反应室压力为0.01Torr～1Torr。

6.如权利要求5所述的方法，其特征在于：通入反应室的双叔丁基氨基硅烷BTBAS的流量为10sccm～500sccm；臭氧O₃的流量为10sccm～1000sccm。

7.一种半导体器件，包括：

衬底；

在所述衬底表面形成的栅极；

在所述栅极两侧衬底中的超浅结；以及

覆盖所述衬底和栅极表面的低温氧化硅层；和

覆盖所述低温氧化层的氮化硅层。

8.如权利要求7所述的半导体器件，其特征在于：所述低温氧化硅层由双叔丁基氨基硅烷BTBAS和臭氧O₃反应生成。

9.如权利要求8所述的半导体器件，其特征在于：所述低温氧化硅层的形成方法为低压化学气相淀积。

10.如权利要求9所述的半导体器件，其特征在于：所述低压化学气相淀积工艺的反应温度为300℃～500℃。