CN101197324A

CN101197324A - Cmos器件应力膜的形成方法和cmos器件

Info

Publication number: CN101197324A
Application number: CNA2006101191514A
Authority: CN
Inventors: 宁先捷
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2008-06-11

Abstract

本发明提供了一种形成CMOS器件应力膜的方法，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述方法包括下列步骤：在所述NMOS晶体管和PMOS晶体管表面沉积应力膜；在所述应力膜表面涂布光致抗蚀剂层；图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表面的应力膜并露出所述NMOS晶体管表面的应力膜；紫外线照射所述NMOS晶体管表面的应力膜；移除所述光致抗蚀剂层。本发明能够在NMOS晶体管和PMOS晶体管表面形成连续的应力膜，而且简化了工艺。

Description

CMOS器件应力膜的形成方法和CMOS器件

技术领域

本发明涉及半导体制造技术领域，特别涉及一种形成CMOS器件应力膜的方法和CMOS器件。

背景技术

在半导体制造工业里，已知在掺杂区上形成应力膜可通过在底下含有掺杂杂质的膜或是衬底上产生机械应力，来增加相关半导体元件的速度。这样的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应力膜是有助益的。

在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管(Metal-oxide-semiconductor Field-effect Transistors，MOSFET)尺寸的方式，借以持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为了进一步提升晶体管的效能，利用位于半导体衬底中一部份的应变通道区域来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而言，以n型的MOS晶体管或是p型的MOS晶体管来说，使用应变通道区域可以提高载流子的迁移率，以增加元件的效能。申请号为200510093507.7的中国专利申请中公开了一种具有区域化应力结构的金属氧化物半导体场效应晶体管，该金属氧化物半导体场效应晶体管在沿着源极一漏极的方向上，于NMOS晶体管的n型通道中形成具有拉应力(Tensile Strain)的应力膜，可以增加电子的迁移率，而在沿着源极一漏极的方向上，于PMOS晶体管的p型通道中形成具有压应力(Compressive Strain)的应力膜，可以增加空穴的迁移率。图1为CMOS器件的应力膜位置示意图。如图1所示，在NMOS晶体管116上形成具有拉应力的应力膜110以增加电子的迁移率，而在PMOS晶体管117上形成具有压应力的应力膜120以增加空穴的迁移率。但是在应力膜110和120的接触部位118经常会出现凸起现象，图2至图5为说明这种凸起形成过程的示意图。在形成应力膜的过程中，先形成其中一层，例如先在NMOS晶体管116上形成拉伸应变(Tensile Strain)的应力膜110，然后在PMOS晶体管117和应力膜110上沉积另一层应力膜120，如图2所示；再于覆盖PMOS晶体管117的应力膜120上形成光刻胶图形112，如图3所示；随后利用光刻胶图形112为掩膜刻蚀掉覆盖NMOS晶体管116上的应力膜，如图4所示；由于沉积应力膜120时，该应力膜也覆盖先前形成的应力膜110，因此在移除光刻胶图形112后，会在应力膜110和120的接合部位留下凸起113，影响后续工艺的进行。

发明内容

本发明的目的在于提供一种CMOS器件应力膜的形成方法，能够在NMOS晶体管和PMOS晶体管表面形成连续的应力膜。

本发明提供的一种形成CMOS器件应力膜的方法，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述方法包括下列步骤：

在所述NMOS晶体管和PMOS晶体管表面沉积应力膜；

在所述应力膜表面涂布光致抗蚀剂层；

图案化所述光致抗蚀剂层使所述光致抗蚀剂层覆盖所述PMOS晶体管表面的应力膜并露出所述NMOS晶体管表面的应力膜；

紫外线照射所述NMOS晶体管表面的应力膜；

移除所述光致抗蚀剂层。

所述应力膜的淀积方法为等离子增强化学气相淀积。

所述应力膜的厚度为500～1000

所述应力膜为具有拉应力的应力膜。

所述紫外线照射的时间为5～15分钟。

本发明的另一个目的在于提供一种CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS晶体管表面具有第二应力膜，其特征在于：所述第一应力膜中氢的含量小于所述第二应力膜中氢的含量。

所述应力膜的厚度为500～1000。所述第一和第二应力膜为具有拉应力的应力膜。所述第一应力膜的拉应力大于所述第二应力膜的拉应力。所述第一应力膜为经紫外线照射的应力膜。所述紫外线照射的时间为5～15分钟。

与现有技术相比，本发明具有以下优点：

本发明的CMOS器件应力膜的形成方法在NMOS晶体管和PMOS晶体管的表面形成应力膜，然后形成掩膜覆盖PMOS晶体管表面的应力膜，利用紫外线照射覆盖NMOS晶体管表面的应力膜，利用紫外线的光子能量可以帮助打开薄膜中的SiH键和NH键。相邻断裂键中的氢原子相结合形成分子形式的氢气，氢气从薄膜中扩散出来，从而在薄膜中形成悬挂键和微孔。悬挂键相互交联，使得这些微孔收缩以得到最小的表面能，衬底的约束阻止，进而在NMOS晶体管表面的应力膜中产生更强的拉应力，能够进一步改善NMOS晶体管的性能。本发明的形成NMOS晶体管和PMOS晶体管应力膜的方法避免了在NMOS晶体管和PMOS晶体管表面分别形成应力膜造成的在应力膜的接合部位形成的凸起现象，简化了工艺，提供了更加简便的形成应力膜的工艺方法。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1为CMOS器件的应力膜位置示意图；

图2至图5为说明现有CMOS器件应力膜形成过程的示意图；

图6至图12为根据本发明实施例的CMOS器件应力膜的形成过程剖面示意图；

图13为不同紫外线处理时间下薄膜拉应力随氢浓度变化的曲线图；

图14为根据本发明实施例的CMOS器件剖面示意图。

所述示意图只是实例，其在此不应过度限制本发明保护的范围。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供的应力膜的方法涉及CMOS中的PMOS晶体管和NMOS晶体管。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

图6至图12为说明根据本发明实施例的半导体器件制造方法的剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图6示，本发明的半导体器件制造方法首先提供一半导体衬底100，衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。然后，在衬底100中通过掺杂工艺例如离子注入工艺形成n阱和p阱(图中未示出)。

随后，在衬底100表面形成栅极氧化层110，栅极氧化层110可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。

接着，在栅极氧化层表面淀积多晶硅层，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在衬底表面淀积多晶硅层。在沉积的多晶硅层表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极的位置，随后利用光刻胶和氮化硅作为掩膜，采用等离子刻蚀方法刻蚀多晶硅层形成NMOS晶体管的栅极120和PMOS晶体管的栅极130。然后去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺，硬掩膜氮化硅采用磷酸湿法去除。

接下来如图7所示，为了修复刻蚀和去除氮化硅时对栅极120和130的侧壁造成的损伤，还需在栅极表面和两侧生长一层氧化层140。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化层140。然后对衬底进行低剂量的杂质离子注入形成源区和漏区的浅结。对于NMOS晶体管采用的n型杂质为磷(P)、砷(As)；对于PMOS晶体管，采用的p型杂质为硼(B)。掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，扫过多晶硅层表面，杂质离子对多晶硅层表面进行物理轰击，进入表面并在表面以下停下。离子注入使用掺杂杂质的气态源，大多数气态源采用氟化物，例如PF₅、AsF₅、BF₃。

然后，如图8所示，在栅极120和130表面以及衬底100表面淀积氧化层150，氧化层150可以是氧化硅(SiO₂)，在反应室中通入硅烷(SiH₄)和氧气O₂，利用常规CVD工艺淀积形成，该层的厚度在200～300

之间。随后采用等离子增强化学气相淀积工艺(PECVD)在氧化层150表面沉积氮化硅层160，如图9所示。

采用干法刻蚀，例如反应离子刻蚀(RIE)工艺刻蚀氮化硅层160、氧化硅层150，形成具有ON结构(氧化硅150’和氮化硅170)的侧壁隔离物，如图6所示。在本实施例中，反应室内通入刻蚀剂气体流量50-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-80mTorr，等离子源射频输出功率1500W-2000W。刻蚀剂采用混合气体，混合气体包括SF6、CHF3、CF4、氯气Cl₂、氮气N₂、氦气He和氧气O₂，以及其它惰性气体，例如氢气Ar、氖气Ne。接下来，利用高剂量离子注入进行重掺杂，形成源区和漏区。然后在衬底100、栅极120和130、侧壁隔离物表面形成自对准阻挡层。自对准阻挡层的材料优选为富硅氧化物，采用化学气相淀积或热氧化法形成，厚度为50～100

。随后，在自对准阻挡层表面涂布光刻胶并通过显影、定影等光刻工艺构图所述自对准阻挡层，借此界定金属硅化物形成的位置。接着，利用图案化的光刻胶为掩膜刻蚀所述自对准阻挡层，在自对准阻挡层中对应栅极、源区和漏区的位置处形成开口。接着，在自对准阻挡层表面利用物理溅射的方法沉积金属镍或钴。由于自对准阻挡层起到掩膜的作用，因此所述金属只会与栅极、源区和漏区相接触。随后进行热退火，优选快速热退火工艺，以使与栅极、源区和漏区接触的金属与下方的硅发生硅化反应，形成镍或钴的硅化物180。典型退火温度在500～550℃之间。接下来采用湿法清洗去除未发生硅化反应的剩余金属和自对准阻挡层，如图10所示。

接下来如图11所示，在所述NMOS晶体管和PMOS晶体管薄膜淀积应力膜190。多种方法能够进行适当的高应力氮化硅薄膜的淀积，例如炉管化学汽相淀积(CVD)、原子层淀积(ALD)和等离子体增强化学汽相淀积(PECVD)等。在较佳实施例中，采用以氨气-硅烷为反应混合物的PECVD法淀积SiNxHy应力膜，厚度为500

～1000，并在形成所述应力膜后进行退火步骤，可使用各种退火方法，例如使用卤素灯或钨灯，退火的温度为800～1000℃，退火后的应力膜190沿沟道方向具有拉应力。

接下来如图12所示，在应力膜190表面利用旋涂(spin on)工艺涂布光刻胶，光刻胶的厚度为1500～2000，优选为1700

，并通过曝光、显影等光刻工艺将光刻胶图案化，形成光刻胶图形195。光刻胶图形195覆盖所述PMOS晶体管表面的应力膜190，并露出所述NMOS晶体管表面的应力膜190。然后在诺发300毫米紫外线辅助热处理(UVTP)设备中，对薄膜190进行紫外线200曝光处理，由于光刻胶图形195的掩膜作用，紫外线仅能够照射到覆盖NMOS晶体管薄膜的应力膜190而不会照射到覆盖PMOS晶体管表面的应力膜190。图13为不同紫外线处理时间下薄膜拉应力随氢浓度变化的曲线图。利用紫外线200的光子能量可以帮助打开薄膜190中的SiH键和NH键。相邻断裂键中的氢原子相结合形成分子形式的氢气，氢气从薄膜中扩散出来，从而在薄膜中形成悬挂键和微孔。悬挂键相互交联，使得这些微孔收缩以得到最小的表面能，衬底的约束阻止。随着薄膜190中氢含量的降低，拉应力逐渐增大，进而在NMOS晶体管表面形成了具有更强的拉应力的应力膜210，应力膜210能够进一步提高和改善NMOS晶体管的性能。随后移除所述光刻胶图形195。

图14为根据本发明实施例的CMOS器件剖面示意图。如图14所示，本发明的CMOS器件包括NMOS晶体管300和PMOS晶体管400，所述NMOS晶体管300表面具有第一应力膜210，所述PMOS晶体管400表面具有第二应力膜190。应力膜190和210的厚度为500～1000

，是为具有拉应力的应力膜。第一应力膜210为经紫外线照射的应力膜，紫外线照射的时间为5～15分钟。因此第一应力膜210中氢的含量小于第二应力膜190中氢的含量，而且第一应力膜210的拉应力大于第二应力膜190的拉应力。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种形成CMOS器件应力膜的方法，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述方法包括下列步骤：

在所述NMOS晶体管和PMOS晶体管表面沉积应力膜；

在所述应力膜表面涂布光致抗蚀剂层；

紫外线照射所述NMOS晶体管表面的应力膜；

移除所述光致抗蚀剂层。

2.如权利要求1所述的方法，其特征在于：所述应力膜的淀积方法为等离子增强化学气相淀积。

3.如权利要求2所述的方法，其特征在于：所述应力膜的厚度为500～100

4.如权利要求3所述的方法，其特征在于：所述应力膜为具有拉应力的应力膜。

5.如权利要求1所述的方法，其特征在于：所述紫外线照射的时间为5～15分钟。

6.一种CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管表面具有第一应力膜，所述PMOS晶体管表面具有第二应力膜，其特征在于：所述第一应力膜中氢的含量小于所述第二应力膜中氢的含量。

7.如权利要求6所述的器件，其特征在于：所述应力膜的厚度为500～1000

8.如权利要求7所述的器件，其特征在于：所述第一和第二应力膜为具有拉应力的应力膜。

9.如权利要求8所述的器件，其特征在于：所述第一应力膜的拉应力大于所述第二应力膜的拉应力。

10.如权利要求9所述的器件，其特征在于：所述第一应力膜为经紫外线照射的应力膜。

11.如权利要求10所述的器件，其特征在于：所述紫外线照射的时间为5～15分钟。