CN102637600B - Mos器件制备方法 - Google Patents
Mos器件制备方法 Download PDFInfo
- Publication number
- CN102637600B CN102637600B CN201110035584.2A CN201110035584A CN102637600B CN 102637600 B CN102637600 B CN 102637600B CN 201110035584 A CN201110035584 A CN 201110035584A CN 102637600 B CN102637600 B CN 102637600B
- Authority
- CN
- China
- Prior art keywords
- implantation
- mos device
- side wall
- polysilicon gate
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种MOS器件制备方法，属于半导体制造技术领域，具体步骤包括：(1)提供一半导体衬底，以STI定义有源器件区域并进行阱区离子注入；(2)制备多晶硅栅及第一侧墙；(3)旋涂光刻胶并图形化暴露出需进行离子注入的区域；(4)进行源/漏区域的离子注入；(5)去除第一侧墙并进行LDD离子注入；(6)去除光刻胶，制备多晶硅栅第二侧墙。MOS器件源/漏区域的离子注入与LDD离子注入共用一块掩膜版、进行一次光刻完成，具有较低的工艺成本和更简单的工艺步骤，能够有效降低热载流子效应，并防止栅致漏极泄漏的发生，进一步保证MOS器件的稳定性和可靠性。
Description
技术领域
本发明涉及集成电路中半导体器件的制备方法，具体涉及MOS器件中源/漏掺杂区的形成方法，属于半导体制造技术领域。
背景技术
根据摩尔定律和等比例缩小原则，随着半导体集成电路的规模越来越大，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸越来越小，现在已经缩小到亚微米和深亚微米的范围。为了与其它电路相容，电源电压并不能够随其器件尺寸按比例下降，因此，器件的横向(沟道方向)和垂直方向(垂直沟道方向)的电场强度会明显增强。在强电场的作用下，载流子的能量会大大提高，使其平均能量大大超过热能量kT，即等效载流子温度Te将超过环境(晶格)温度TA，这时的载流子称为热载流子。由于热载流子的存在，会产生一系列的热载流子效应，其中最重要的一个是热载流子注入(Hot-carrier injection，HCI)引起MOS器件性能的退化。
对于亚微米器件，现有技术的半导体集成电路器件制造工艺中，为了实现对HCI可靠性的控制，公认的方法是采用轻掺杂漏(Lightly Doped Drain，LDD)结构来减弱靠近漏端的电场强度，利用减小LDD离子注入的剂量和增大LDD离子注入能量，获得较深LDD结，减小横向电场强度，从而减少HCI的发生概率，以提高MOS器件，特别是NMOS器件对HCI的可靠性。
现有技术常规且简单的制备LDD结构的方法是：在源/漏掺杂以及多晶硅侧墙形成之前，进行LDD轻掺杂离子注入。该方法需两块掩膜版、进行两次光刻分别完成LDD轻掺杂离子注入和源/漏区域的离子注入，具有较高的成本，且两次光刻过程易引入较多的工艺误差，对于小尺寸半导体器件的性能具有较大影响。
发明内容
本发明要解决的技术问题是：提供一种MOS器件制备方法，仅适用一块掩膜版、一次光刻完成LDD离子注入和源/漏区域的离子注入，进一步减少HCI的发生概率，提高器件性能。
为解决上述技术问题，本发明提供的MOS器件制备方法采用同一掩膜版实现源/漏区域的离子注入和LDD离子注入，其中，源/漏区域的离子注入先于LDD离子注入完成，源/漏区域的离子注入同时以多晶硅栅侧墙作为掩膜。
进一步的，本发明提供的MOS器件制备方法包括以下步骤：
(1)提供一半导体衬底，以STI定义有源器件区域并进行阱区离子注入；
(2)制备多晶硅栅及第一侧墙；
(3)旋涂光刻胶，并图形化暴露出需进行离子注入的区域；
(4)进行源/漏区域的离子注入；
(5)去除第一侧墙，并进行LDD离子注入；
(6)去除光刻胶，制备多晶硅栅第二侧墙。
进一步的，第一侧墙包括第二氧化层、第二阻挡层和第三氧化层，步骤(2)具体包括以下步骤：
(201)依次沉积栅氧化层、多晶硅层，并刻蚀形成多晶硅栅；
(202)快速热氧化形成第一氧化层；
(203)依次沉积第二氧化层、阻挡层；
(204)形成多晶硅栅第一侧墙。
进一步的，阻挡层为二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构。
进一步的，阻挡层的刻蚀速率远小于多晶硅栅第一侧墙的刻蚀速率。
进一步的，第二氧化层厚度为阻挡层厚度为
进一步的，阱区离子注入为第一半导体类型的离子注入；源/漏区域的离子注入为第二半导体类型的高浓度离子注入；LDD离子注入为第二半导体类型的轻掺杂离子注入。
可选的，第一半导体类型为N型，第二半导体类型为P型。
可选的，第一半导体类型为P型，第二半导体类型为N型。
本发明的技术效果是，MOS器件源/漏区域的离子注入与LDD离子注入共用一块掩膜版、进行一次光刻完成，具有较低的工艺成本和更简单的工艺步骤，且不引入额外的高温退火等工艺，对多晶硅栅侧墙具有较低的敏感度，能够同时进行对源/漏区域的优化设计，与标准CMOS工艺及逻辑器件制备的源/漏掺杂区轮廓非常近似，能够有效降低热载流子效应(HCI)，并防止栅致漏极泄漏(Gate-induced Drain Leakage，GIDL)的发生，进一步保证MOS器件的稳定性和可靠性。
附图说明
图1为本发明提供的MOS器件制备方法步骤流程图；
图2为本发明提供的MOS器件制备方法步骤S2具体步骤流程图；
图3～图11为本发明提供的MOS器件制备方法各步骤剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
本具体实施方式提供的MOS器件制备方法采用同一掩膜版实现源/漏区域的离子注入和LDD离子注入，其中，源/漏区域的离子注入先于LDD离子注入完成，源/漏区域的离子注入同时以多晶硅栅侧墙作为掩膜。
图1为本发明提供的MOS器件制备方法步骤流程图。
如图1所示，本具体实施方式提供的MOS器件制备方法包括以下步骤：
步骤S1：提供一半导体衬底100，以STI 200定义有源器件区域并进行阱区101离子注入。
该步骤中，半导体衬底100为硅衬底、SOI衬底或其他常用半导体衬底，该半导体衬底100为第一半导体类型掺杂或第二半导体类型掺杂。如图3所示，该半导体衬底100上具有第一半导体类型离子注入形成的阱区101，还具有STI前沟槽隔离200隔开的有源器件区域，用以制备MOS器件。
步骤S2：制备形成多晶硅栅120及第一侧墙220。
图2为本具体实施方式中，步骤S2的具体步骤流程图。
如图2所示，步骤S2进一步包括以下步骤：
步骤S201：依次沉积栅氧化层110、多晶硅层120，并刻蚀形成多晶硅栅G。
该步骤中，栅氧化层110的介质材料通常为二氧化硅或氮氧化硅，随着器件特征尺寸的进一步缩小，栅氧化层110的材料优选为氧化铪、氧化锆、氧化铝等高介电常数材料，以减小器件的漏电流。栅氧化层110的制备工艺可以为化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或热氧化等，其厚度通常为
该步骤中，多晶硅层120的沉积方法可以为化学气相沉积(CVD)、物理气相沉积(PVD)或等离子体增强型化学气相沉积(PECVD)等，为了获得较好的电学性能，通常在多晶硅材料中掺杂杂质粒子，如N型杂质P或P型杂质B，该过程与MOS器件有源区的离子注入同步实现。
该步骤中，如图4所示，根据器件设计依次刻蚀多晶硅层120和栅氧化层110，形成多晶硅栅G。其中，多晶硅层120和栅氧化层110的刻蚀工艺为本领域技术人员熟知的任何现有技术，例如：采用旋涂工艺在多晶硅层120上形成光刻胶，然后采用曝光、显影工艺处理，去除设定区域上的光刻胶，形成光刻胶开口，最后以光刻胶为掩膜，依次刻蚀多晶硅层120和栅氧化层110，从而完成多晶硅栅G的制备。
步骤S202：快速热氧化形成第一氧化层111。
该步骤中，如图5所示，快速热氧化(Rapid Thermal Oxide，RTO)在多晶硅栅120及半导体衬底100表面形成一层极薄的第一氧化层111。快速热氧化为干氧工艺，所生长的第一氧化层111厚度极薄，通常只有几
或十几
具有良好的击穿特性。
步骤S203：依次沉积第二氧化层112、阻挡层130。
该步骤中，如图6所示，第二氧化层112制备工艺均可以为化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或热氧化等，其厚度通常为阻挡层130通常通过CVD、PECVD等方法沉积，用作后续工艺中取出多晶硅栅侧墙的刻蚀阻挡层，保护位于其下方的介质薄膜及半导体结构不受影响，其介质材料可以为二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构，其厚度通常为
本具体实施方式中，第二氧化层112厚度为
阻挡层130厚度为
作为可选实施方式，第二氧化层112厚度为或
阻挡层130厚度为
或
步骤S204：形成多晶硅栅第一侧墙210。
该步骤中，如图7所示，多晶硅栅第一侧墙210位于多晶硅栅120侧壁，外围轮廓通常为弧形，其制备工艺为本领域技术人员熟知的半导体工艺，可以为：在多晶硅栅120旁侧沉积第一侧墙介质材料，采用等离子刻蚀工艺刻蚀该介质材料，并在等离子体刻蚀工艺中同时进行化学刻蚀和物理轰击，去除远离多晶硅栅120侧壁部分的介质材料，刻蚀工艺完成后，即在多晶硅栅120侧壁形成弧形的第一侧墙210。
该步骤中，第一侧墙210的介质材料为二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构，但其与阻挡层130的介质材料不同，且阻挡层130的刻蚀速率远小于第一侧墙210的刻蚀速率。
步骤S3：旋涂光刻胶140，并图形化暴露出需进行离子注入的区域。
该步骤中，如图8所示，采用旋涂工艺在步骤S2所得结构表面覆盖一光刻胶140，并进行光刻、曝光、显影后暴露出需进行离子注入的区域，该区域包括设计预定的MOS器件源/漏掺杂区以及多晶硅栅120区域。光刻胶140在后续源/漏区域离子注入及LDD离子注入过程中用作掩膜，对半导体衬底上其他区域起到保护作用。该步骤中，所采用的光刻胶140可以为正胶，也可以为负胶，光刻胶140的旋涂以及图形化过程均为本领域技术人员熟知的现有技术。
步骤S4：进行源/漏区域的离子注入。
该步骤中，如图9所示，以光刻胶140及第一侧墙210做掩膜，进行第二半导体类型的离子注入形成MOS器件的源/漏区102a/102b，该区域为重掺杂区域，MOS器件源/漏区102a/102b在水平方向上的区域轮廓由光刻胶140、和第一侧墙210定义。本具体实施方式中，该第二半导体类型离子注入的注入能量和剂量可根据器件设计调整和确定。
步骤S5：去除第一侧墙210，并进行LDD离子注入。
该步骤中，如图10所示，采用湿法腐蚀或干法刻蚀的方法去除第一侧墙210，该过程中，阻挡层130起到腐蚀/刻蚀的自停止保护作用。仍以光刻胶140为掩膜，进行第二半导体类型的LDD离子注入，形成LDD轻掺杂区域103，LDD轻掺杂区域103的掺杂浓度小于MOS器件源/漏区102a/102b的掺杂浓度。由于第一侧墙210已被去除，LDD离子注入形成的LDD轻掺杂区域103在水平方向上与多晶硅栅102的侧壁相邻接。
步骤S6：去除光刻胶140，制备形成多晶硅栅第二侧墙220。
该步骤中，如图11a所示，去除光刻胶140的过程为本领域技术人员所熟知的现有技术，多晶硅栅第二侧墙220与第一侧墙210的制备方法相同，其介质材料也可以为二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构。
该步骤中，如图11b所示，还可以包括去除半导体衬底100上多余的第一氧化层111、第二氧化层112以及阻挡层130的步骤。制备得到的MOS器件中，第二侧墙220与位于多晶硅栅120旁侧的第一氧化层111、第二氧化层112、阻挡层130共同起到spacer的作用。
作为最佳实施方式，第一半导体类型为P型，第二半导体类型为N型，该MOS器件为NMOS晶体管。其中，第一氧化层111为一层极薄的二氧化硅层，第二氧化层112为二氧化硅，阻挡层130为氮化硅层，第一侧墙210、第二侧墙220均为二氧化硅spacer，沉积的厚度可根据器件设计及需求进一步调节和确定。制备得到的MOS器件位于半导体衬底100内的P型阱区101内。N型离子注入形成的源/漏区域102a/102b和N型LDD离子注入形成的LDD区域103的轮廓与标准CMOS工艺及标准逻辑器件的源/漏掺杂区及LDD轻掺杂区轮廓基本一致，离子注入的N型离子为P、As、Sb中的一种或任意几种的结合。作为最佳实施例，N型离子注入的注入离子为P，注入能量和注入剂量可根据器件设计及需求调节和确定。
作为又一实施方式，第一半导体类型为N型，第二半导体类型为P型，该MOS器件为PMOS晶体管，离子注入的P型离子为B，注入能量和注入剂量可根据器件设计及需求调节和确定。
本具体实施方式提供的MOS器件制备方法中，MOS器件源/漏区域102a/102b的离子注入与LDD轻掺杂区域103的离子注入共用一块掩膜版、进行一次光刻完成，具有较低的工艺成本和更简单的工艺步骤，且不引入额外的高温退火等工艺，对多晶硅栅侧墙210/220具有较低的敏感度，能够同时进行对源/漏区域的优化设计，与标准CMOS工艺及逻辑器件制备的源/漏掺杂区轮廓非常近似，能够有效降低热载流子效应(HCI)，并防止栅致漏极泄漏(Gate-induced Drain Leakage，GIDL)的发生，进一步保证MOS器件的稳定性和可靠性。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
Claims (7)
1.一种MOS器件制备方法，其特征在于，采用同一掩膜版实现源/漏区域的离子注入和LDD离子注入，其中，所述源/漏区域的离子注入先于所述LDD离子注入完成，所述源/漏区域的离子注入同时以多晶硅栅侧墙作为掩膜；所述方法包括以下步骤：
（1）提供一半导体衬底，以STI定义有源器件区域并进行阱区离子注入；
（2）制备形成多晶硅栅及第一侧墙；
（3）旋涂光刻胶，并图形化暴露出需进行离子注入的区域；
（4）进行所述源/漏区域的离子注入；
（5）去除所述第一侧墙，并进行所述LDD离子注入；
（6）去除所述光刻胶，制备形成多晶硅栅第二侧墙；
其中，所述步骤（2）具体包括以下步骤：
（201）依次沉积栅氧化层、多晶硅层，并刻蚀形成多晶硅栅；
（202）快速热氧化形成第一氧化层；
（203）依次沉积第二氧化层、阻挡层；
（204）形成多晶硅栅第一侧墙。
2.根据权利要求1所述的MOS器件制备方法，其特征在于，所述阻挡层为二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一种或任意几种的复合结构。
3.根据权利要求2所述的MOS器件制备方法，其特征在于，所述阻挡层刻蚀速率远小于所述多晶硅栅第一侧墙的刻蚀速率。
4.根据权利要求1所述的MOS器件制备方法，其特征在于，所述第二氧化层厚度为
所述阻挡层厚度为
5.根据权利要求1～4中任意一种所述的MOS器件制备方法，其特征在于，所述阱区离子注入为第一半导体类型的离子注入；所述源/漏区域的离子注入为第二半导体类型的高浓度离子注入；所述LDD离子注入为第二半导体类型的轻掺杂离子注入。
6.根据权利要求5所述的MOS器件制备方法，其特征在于，所述第一半导体类型为N型，所述第二半导体类型为P型。
7.根据权利要求5所述的MOS器件制备方法，其特征在于，所述第一半导体类型为P型，所述第二半导体类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110035584.2A CN102637600B (zh) | 2011-02-10 | 2011-02-10 | Mos器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110035584.2A CN102637600B (zh) | 2011-02-10 | 2011-02-10 | Mos器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102637600A CN102637600A (zh) | 2012-08-15 |
| CN102637600B true CN102637600B (zh) | 2014-04-30 |
Family
ID=46621954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110035584.2A Active CN102637600B (zh) | 2011-02-10 | 2011-02-10 | Mos器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637600B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051265B (zh) * | 2013-03-13 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制作方法 |
| CN104425271A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
| CN108389802A (zh) * | 2018-03-27 | 2018-08-10 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN112928209B (zh) * | 2021-01-22 | 2024-07-23 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3238551B2 (ja) * | 1993-11-19 | 2001-12-17 | 沖電気工業株式会社 | 電界効果型トランジスタの製造方法 |
| US5516711A (en) * | 1994-12-16 | 1996-05-14 | Mosel Vitelic, Inc. | Method for forming LDD CMOS with oblique implantation |
| KR0166850B1 (ko) * | 1995-09-25 | 1999-01-15 | 문정환 | 트랜지스터 제조방법 |
| CN101661886B (zh) * | 2008-08-25 | 2011-06-22 | 上海华虹Nec电子有限公司 | 半导体制备中源漏注入结构的制备方法 |
-
2011
- 2011-02-10 CN CN201110035584.2A patent/CN102637600B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102637600A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101393894B (zh) | 半导体器件及其制造方法 | |
| US10290705B2 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| US10199506B2 (en) | Low temperature poly-silicon transistor array substrate and fabrication method thereof, and display device | |
| CN103426768A (zh) | 半导体器件制造方法 | |
| CN102637600B (zh) | Mos器件制备方法 | |
| CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| US10636896B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US9312378B2 (en) | Transistor device | |
| WO2021179934A1 (zh) | 一种半导体器件及其制造方法 | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| TWI665714B (zh) | 用於在ｆｄｓｏｉ技術中形成不同厚度的半導體層的製程 | |
| CN102074476A (zh) | Nmos晶体管的形成方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| US8940589B2 (en) | Well implant through dummy gate oxide in gate-last process | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN108470680B (zh) | 半导体结构的制作方法 | |
| US8470664B2 (en) | Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same | |
| CN102709162B (zh) | 形成锗硅沟道以及pmos晶体管的方法 | |
| CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| CN105226095B (zh) | 一种半导体器件及其制备方法 | |
| KR101096909B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성방법 | |
| CN111048418A (zh) | 场效应晶体管及其制造方法 | |
| CN110867412B (zh) | Mos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140509 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140509 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |