CN111048418A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN111048418A CN111048418A CN201811191978.5A CN201811191978A CN111048418A CN 111048418 A CN111048418 A CN 111048418A CN 201811191978 A CN201811191978 A CN 201811191978A CN 111048418 A CN111048418 A CN 111048418A
- Authority
- CN
- China
- Prior art keywords
- ldd
- region
- oxide layer
- ion implantation
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- 125000001475 halogen functional group Chemical group 0.000 claims 1
- -1 fluorine ions Chemical class 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 12
- 229910052731 fluorine Inorganic materials 0.000 abstract description 11
- 239000011737 fluorine Substances 0.000 abstract description 11
- 125000005843 halogen group Chemical group 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 abstract description 6
- 239000001301 oxygen Substances 0.000 abstract description 6
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供一种场效应晶体管及其制造方法，涉及半导体技术领域。该制造方法包括：在半导体衬底上生长栅氧化层；在栅氧化层上沉积多晶硅层；光刻形成多晶硅栅极；形成轻掺杂漏极LDD间隔物；在LDD区进行注入角度小于90度的氟离子注入；进行Halo和LDD离子注入；形成侧壁间隔物；进行源/漏区离子注入并进行源/漏区快速退火。预先注入的氟离子将会取代栅极氧化物中的氧，使得被取代的氧原子继续和硅反应，使得LDD区域靠近栅极附近的氧化层厚度增加；在器件操作时，可降低栅极与LDD区间的电场，减少热载子效应所产生的漏电流，提升器件操作时的可靠度，使器件工作寿命增加。
Description
技术领域
本公开涉及晶体管技术领域，具体涉及一种场效应晶体管及其制造方法。
背景技术
在现代工艺金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)晶体管结构中，当器件通道尺寸进入微米世代下，器件在主动操作过程中，临界电压会因高浓度漏极区与阱区交界附近的势垒在高漏极偏压作用下更加减少，引起漏致势垒降低(DIBL，Drain-Induced Barrier Lowering)效应，使得短通道效应变得更为严重，因此引入了轻掺杂漏极区(LDD，Lightly Doped Drain)设计。
然而随着半导体制作技术不断进步，器件沟道尺寸进入纳米级别时，由于PN结分布空间缩短以与栅极氧化层厚度不断微缩数个奈米距离时，更加深了短通道效应以及热载子注入效应对器件特性的影响，对下一世代组件开发设计上的挑战更加困难。因此，如何有效抑制短沟道效应所造成临界电压的大幅降低，以及如何抑制热载子注入效应所带来的器件操作特性的恶化，增加器件操作寿命的可靠度，成为非常重要课题且亟须解决。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种场效应晶体管及其制造方法，至少在一定程度上克服由于相关技术的限制和缺陷而导致的热载子注入效应产生漏电流的技术问题。
根据本公开的一个方面，提供一种场效应晶体管制造方法，包括：
提供半导体衬底；
在所述半导体衬底上生长栅氧化层；
在所述栅氧化层上沉积多晶硅层；
进行光刻形成多晶硅栅极；
沉积栅极介电层并刻蚀形成LDD间隔物；
在LDD区进行注入角度小于90度的氟离子注入；
进行Halo(晕环)和LDD离子注入；
进行侧壁介电层沉积并刻蚀形成侧壁间隔物；
进行源/漏区离子注入并进行源/漏区快速退火；
其中，所述栅氧化层位于LDD区域上方和靠近LDD区的部分厚度增加5埃以上。
在一个实施例中，该在LDD区进行注入角度小于90度的氟离子注入包括：在LDD区进行多个不同注入角度的、低能量的氟离子注入，其中，氟离子注入的剂量大于等于1015cm-2。
在一个实施例中，该提供半导体衬底包括：
在衬底上沉积衬垫氧化层；
进行阱区(WELL)注入；
进行阈值电压调整注入；
进行退火并去除所述衬垫氧化层。
在一个实施例中，在进行光刻形成多晶硅栅极之前还包括：对多晶硅层进行离子注入并退火激活。
在一个实施例中，半导体衬底为P型硅衬底，阱区注入的是P型杂质，对所述多晶硅层注入杂质是磷。
在一个实施例中，该半导体衬底为N型硅衬底，阱区注入的是N型杂质，对所述多晶硅层注入杂质是硼。
在一个实施例中，该LDD间隔物为SiN或SiO，所述侧壁间隔物为SiN或SiO。
根据本公开的另一方面，提供一种场效应晶体管，包括：
衬底，
位于所述衬底上阱区，所述阱区中包括沟道区、LDD区、和具有第一掺杂类型的源区与具有第二掺杂类型的漏区；
位于所述沟道区上的栅极氧化物和多晶硅栅极；
位于所述多晶硅栅极两侧的侧壁间隔物；
其中，所述LDD注入有氟离子，栅氧化层位于LDD区域上方和靠近LDD区域的部分厚度增加5埃以上。
在一个实施例中，氟离子注入的剂量大于等于1015cm-2，注入角度小于90度的多角度注入，注入能量为低能量。
在一个实施例中，侧壁间隔物为SiN或SiO。
本公开的实施例中，预先注入的卤素离子会取代栅极氧化物中的氧，使得被取代的氧原子继续和硅反应，使得LDD区域靠近栅极附近的氧化层厚度增加，在器件操作时，将可降低栅极与LDD区间的电场，减少热载子效应所产生的漏电流，提升器件操作时的可靠度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本公开场效应晶体管制造方法的一个实施例的流程图。
图2A-2O示出本公开场效应晶体管制造方法的另一个实施例中各个阶段的剖面图。
图3示出氟离子进入二氧化硅层后之化学反应示意图。
图4示出靠近LDD区的氧化层增厚的局部示意图。
图5示出热载子注入效应下漏电流路径示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
图1为本公开场效应晶体管制造方法的一个实施例的流程图。
如图1所示，步骤102，提供半导体衬底。该半导体衬底可以是硅衬底，对于NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)，硅衬底具有P阱区，对于PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)，该硅衬底具有N阱区。
步骤104，在半导体衬底上生长栅氧化层，该栅氧化层可以是二氧化硅。可以通过热生长或者沉积的方法产生栅氧化物。在升温环境里，通过外部供给高纯氧气使之与硅衬底反应，可以在硅片上得到一层热生长的氧化层。沉积的氧化层可以通过外部供给氧气和硅源，使它们在腔体中反应，从而在硅片表面形成一层氧化硅薄膜。
步骤106，在栅氧化层上沉积多晶硅层。
步骤108，进行光刻形成栅极。在多晶硅层上涂上光刻胶，利用光掩模通过曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到多晶硅层上，形成栅极。
步骤110，沉积栅极介电层并刻蚀形成LDD间隔物。该LDD间隔物可以为氮化硅(SiN)或氧化硅(SiO)。
步骤112，在LDD区域进行注入角度小于90度的氟(F)离子注入。
步骤114，进行Halo(晕环)和LDD离子注入。对于NMOS的LDD离子注入，注入元素可以为砷(As)；对于PMOS的LDD离子注入，注入元素可以是硼(B)。
步骤116，进行侧壁介电层沉积并刻蚀形成侧壁间隔物。该侧壁间隔物可以为SiN或SiO。
步骤118，进行源/漏区离子注入并进行快速退火，例如是尖峰退火(SpikeAnnealing)。
通过上述处理后，栅氧化层位于LDD区域上方和靠近LDD区的部分厚度增加5埃以上，可以是5-10埃，6-8埃、或11-15埃。
上述实施例中，这些预先注入的氟离子将会取代栅极氧化物(如二氧化硅)中的氧，使得被取代的氧原子继续和硅反应，使得LDD区域靠近栅极附近的氧化层厚度增加，在器件操作时，将可降低栅极与LDD区间的电场，减少热载子效应所产生的漏电流，提升器件操作时的可靠度，使器件工作寿命增加。
下面参考图2A至2N介绍根据公开的另一个实施例中场效应晶体管制造方法各个阶段的截面图。
参考图2A，在硅衬底200上沉积衬垫氧化(pad oxide)层201。
参考图2B，进行阱区注入，在衬底上形成阱区202。其中，对于NMOS进行P型注入，对于PMOS进行N型注入。
参考图2C，进行阈值电压调整(threshold Voltage adjustment)注入。
参考图2D，进行退火并去除衬垫氧化层201。
参考图2E，进行栅氧化层203生长。栅氧化层203可以是二氧化硅。
参考图2F，进行多晶硅层204沉积。
参考图2G，进行离子注入。其中，对于NMOS进行磷离子(Phosphorus)注入，对于PMOS可以进行硼离子(Boron)注入。
参考图2H，进行退火。
参考图2I，进行光罩蚀刻，形成绝缘栅204，定义出沟道区。
参考图2J，进行栅极介电层沉积并进行蚀刻，形成LDD间隔物205。
参考图2K，进行高剂量、低能量、注入角度小于90度的多角度氟离子注入。氟离子注入的剂量大于等于1015cm-2。例如，在1-2*1015cm-2；或者1016cm-2～1018cm-2。注入能量可以是1-6keV，或者1-2keV，或者3-4keV。注入的多角度可以包括2度、6度、10度、25度、30度、60度、75度或89度等。
参考图2L，进行Halo及LDD离子注入。
参考图2M，进行侧壁介电层沉积及蚀刻形成侧壁间隔物。
参考图2N，进行源/漏(Source/Drain)区域离子注入。
参考图2O，进行退火，并形成如图2O所示的MOS晶体管。退火后，LDD间隔物205和侧壁间隔物206合并为一层，标记为206’。
上述实施例中，在N型轻掺杂区(Source/Drain)形成步骤前,预先利用离子注入高剂量、不同离子注入角度的氟离子后，再进行Halo及LDD区域的离子注入制作，在后续高温制作程序过程中，这些预先注入的氟离子，将会抑制LDD区域掺杂的原子(如NMOS器件的磷和PMOS器件的硼)的横向扩散行为，使得器件沟道有效长度增长，进而抑制短通道效应；而且，可以抑制LDD区域掺杂的原子(如NMOS器件的磷和PMOS器件的硼)的垂直方向扩散行为，更容易制作成超浅接面器件，有助于器件尺寸微缩的技术趋势。
这些预先注入的氟离将会取代二氧化硅中的氧，使得被取代的氧原子继续和硅反应，图3示出氟离子进入二氧化硅层后之化学反应示意图，从而使得LDD区域靠近栅极附近的氧化层厚度增加。
图4示出靠近LDD区的氧化层增厚的局部示意图，其中，标号210指示的部分为氧化层在LDD区上方和靠近LDD区的增厚部分。
LDD的设计可以降低DIBL效应，并决定了最后有效栅极沟道长度的大小；由于在栅极与漏极区重叠区，在相同栅、漏极间的偏压下，LDD的存在降低了跨在氧化层上的电场强度，可抑制漏电流的产生以及对氧化层的破坏，抑制了热载子注入效应所造成器件的临界电压、传输电导、电流及操作寿命的恶化。由于LDD区域靠近栅极附近的氧化层厚度增加，在器件操作时，可进一步降低栅极与LDD区间的电场，减少了图5中示出的在栅极和沟道区之间所产生的漏电流，提升器件操作时的可靠度，使器件工作寿命增加。
参照图2O，本公开提供的一种场效应晶体管包括：衬底200，位于所述衬底上阱区202，阱区202中包括沟道区、LDD区208、和具有第一掺杂类型的源区209与具有第二掺杂类型的漏区207；位于沟道区上的栅氧化层203和多晶硅栅极204；位于多晶硅栅极204两侧的间隔物206’；其中，LDD区注入有氟离子，栅氧化层203位于LDD区域上方和靠近LDD区的部分厚度增加。栅氧化层为二氧化硅。在一个实施例中，氟离子注入的剂量大于等于1015cm-2，如1-2*1015cm-2，或者1016cm-2～1018cm-2。LDD区域上方及靠近栅极附近的氧化层厚度将会增加5埃以上，可以是5-10埃，6-8埃、或11-15埃；其增加程度与氟离子剂量大小具有正相关性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (9)
1.一种场效应晶体管制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上生长栅氧化层；
在所述栅氧化层上沉积多晶硅层；
进行光刻形成多晶硅栅极；
沉积栅极介电层并刻蚀形成轻掺杂漏极LDD间隔物；
在LDD区进行注入角度小于90度的氟离子注入；
进行晕环Halo和LDD离子注入；
进行侧壁介电层沉积并刻蚀形成侧壁间隔物；
进行源/漏区离子注入并进行源/漏区快速退火；
其中，所述栅氧化层位于LDD区域上方和靠近LDD区的部分厚度增加5埃以上。
2.根据权利要求1所述的方法，其特征在于，所述在LDD区进行注入角度小于90度的氟离子注入包括：
在LDD区进行多个不同注入角度、低能量的氟离子注入，其中，氟离子注入的剂量大于等于1015cm-2。
3.根据权利要求1或2所述的方法，其特征在于，所述提供半导体衬底包括：
在衬底上沉积衬垫氧化层；
进行阱区注入；
进行阈值电压调整注入；
进行退火并去除所述衬垫氧化层。
4.根据权利要求1或2所述的方法，其特征在于，在进行光刻形成多晶硅栅极之前还包括：
对所述多晶硅层进行离子注入并退火激活。
5.根据权利要求4所述的方法，其特征在于，所述半导体衬底为P型硅衬底，阱区注入的是P型杂质，对所述多晶硅层注入杂质是磷；
或
所述半导体衬底为N型硅衬底，阱区注入的是N型杂质，对所述多晶硅层注入杂质是硼。
6.根据权利要求1或2所述的方法，其特征在于，所述LDD间隔物为氮化硅SiN或氧化硅SiO，所述侧壁间隔物为SiN或SiO。
7.一种场效应晶体管，其特征在于，包括：
衬底，
位于所述衬底上阱区，所述阱区中包括沟道区、轻掺杂漏极LDD区、和具有第一掺杂类型的源区与具有第二掺杂类型的漏区；
位于所述沟道区上的栅氧化层和多晶硅栅极；
位于所述多晶硅栅极两侧的侧壁间隔物；
其中，所述LDD区注入有氟离子，所述栅氧化层位于LDD区域上方和靠近LDD区的部分厚度增加5埃以上。
8.根据权利要求7所述的场效应晶体管，其特征在于，所述氟离子注入的剂量大于等于1015cm-2，注入能量为低能量，注入角度为小于90度的多个角度。
9.根据权利要求7或8所述的场效应晶体管，其特征在于，所述间隔物为氮化硅SiN或氧化硅SiO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811191978.5A CN111048418A (zh) | 2018-10-12 | 2018-10-12 | 场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811191978.5A CN111048418A (zh) | 2018-10-12 | 2018-10-12 | 场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048418A true CN111048418A (zh) | 2020-04-21 |
Family
ID=70230016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811191978.5A Pending CN111048418A (zh) | 2018-10-12 | 2018-10-12 | 场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048418A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994175A (en) * | 1997-09-05 | 1999-11-30 | Advanced Micro Devices, Inc. | High performance MOSFET with low resistance design |
| CN102468237A (zh) * | 2010-10-29 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102569077A (zh) * | 2010-12-15 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 用于制作半导体器件的源/漏区的方法 |
| CN103000501A (zh) * | 2011-09-16 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管形成方法 |
| CN209071275U (zh) * | 2018-10-12 | 2019-07-05 | 长鑫存储技术有限公司 | 场效应晶体管 |
-
2018
- 2018-10-12 CN CN201811191978.5A patent/CN111048418A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994175A (en) * | 1997-09-05 | 1999-11-30 | Advanced Micro Devices, Inc. | High performance MOSFET with low resistance design |
| CN102468237A (zh) * | 2010-10-29 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102569077A (zh) * | 2010-12-15 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 用于制作半导体器件的源/漏区的方法 |
| CN103000501A (zh) * | 2011-09-16 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管形成方法 |
| CN209071275U (zh) * | 2018-10-12 | 2019-07-05 | 长鑫存储技术有限公司 | 场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7678656B2 (en) | Method of fabricating an enhanced resurf HVPMOS device | |
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| US9362399B2 (en) | Well implant through dummy gate oxide in gate-last process | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| US9627524B2 (en) | High voltage metal oxide semiconductor device and method for making same | |
| US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
| KR20010016838A (ko) | 모스 트랜지스터의 불순물 주입영역 형성 방법 | |
| JP5220970B2 (ja) | 高電圧トランジスタの製造方法 | |
| CN111048418A (zh) | 场效应晶体管及其制造方法 | |
| US7646057B2 (en) | Gate structure with first S/D aside the first gate in a trench and the second gate with second S/D in the epitaxial below sides of the second gate on the first gate | |
| CN107045985B (zh) | 半导体结构的形成方法 | |
| TWI798825B (zh) | 半導體元件的製造方法 | |
| CN109920853B (zh) | 半导体器件及其制造方法 | |
| KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100505618B1 (ko) | 고성능 모스 트랜지스터 및 그 제조방법 | |
| US7402494B2 (en) | Method for fabricating high voltage semiconductor device | |
| KR100386623B1 (ko) | 반도체 소자의 제조방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| CN111129141A (zh) | 一种半导体器件的制备方法及所得的半导体器件 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR20060077160A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |