KR100264211B1 - 반도체장치의 제조 방법 - Google Patents
반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR100264211B1 KR100264211B1 KR1019980021862A KR19980021862A KR100264211B1 KR 100264211 B1 KR100264211 B1 KR 100264211B1 KR 1019980021862 A KR1019980021862 A KR 1019980021862A KR 19980021862 A KR19980021862 A KR 19980021862A KR 100264211 B1 KR100264211 B1 KR 100264211B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- region
- forming
- gate
- mask
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 125000001475 halogen functional group Chemical group 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 9
- 239000011574 phosphorus Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 반도체기판의 소정 부분에 필드산화막을 형성하여 활성영역을 한정하고 p웰 및 n웰을 형성하는 공정과, 상기 p웰의 상부 표면에 n 채널영역을 n웰에는 제 1 할로영역 및 상기 제 1 할로영역 상에 p 채널영역을 형성하는 공정과, 상기 p웰 및 n웰에 상기 게이트를 마스크로 사용하여 n형 불순물을 이온주입하여 p웰에 완충영역 및 n웰에 제 2 할로영역을 형성하는 공정과, 상기 p웰에 상기 게이트를 마스크로 사용하여 제 3 할로영역 및 n형의 저농도불순물영역을 형성하는 공정과, 상기 n웰 및 p웰 상에 형성된 게이트의 측면에 측벽을 형성하는 공정과, 상기 n웰에 게이트 및 측벽을 마스크로 사용하여 p형의 고농도불순물영역을 형성하는 공정과, 상기 p웰에 게이트 및 측벽을 마스크로 사용하여 n형의 고농도불순물영역을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체장치의 제조 방법은 인을 p웰 및 n웰에 블랭킷 이온주입하여 n웰에는 제 2 할로영역을 p웰에는 완충영역을 형성하므로서 노광 및 현상 공정을 감소시킬 수 있고 nMOS에 아세닉과 인을 동시 이온주입하는 번거로움을 해소할 수 있는 이점이 있다.
Description
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 특히, 할로(Halo) 구조를 갖는 CMOS 트랜지스터의 제조 공정을 단순화시킬 수 있는 반도체장치의 제조 방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 각각의 셀은 미세해져서 내부의 전계 강도가 증가하게된다. 이러한 전계 강도의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜 게이트산화막으로 주입시키는 핫 캐리어 효과(hot carrier effect)를 일으킨다. 이렇게 게이트산화막에 주입된 캐리어는 반도체기판과 게이트산화막의 계면에 준위를 생성시켜 드레쉬홀드 전압(threshold voltage)을 변화시키거나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, 핫 캐리어 효과에 의한 소자 특성의 저하를 감소시키기 위해 트랜지스터에 저도핑드레인(Lightly Doped Drain : 이하, LDD라 칭함) 등과 같이 드레인 구조를 변화시킨 구조를 사용한다.
그리고, 채널의 길이가 짧아짐에 따른 펀치 쓰루(punch through) 현상을 방지하기 위해 게이트를 형성한 후 LDD를 형성하기 전에 기판의 활성영역의 농도를 높이기 위하여 소오스/드레인 형성용 불순물이온과 반대 도전형의 불순물을 이온주입하는 할로LDD(halo LDD) 구조를 형성한다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체장치의 제조 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 반도체기판(11)의 소정 부분에 LOCOS(Local Oxidation of Silicon) 방법과 같은 통상적인 소자 격리 방법으로 필드산화막(12)을 형성하여 반도체기판(11)의 활성영역을 한정하고 상기 반도체기판(11)에 각각의 마스크를 사용하여 상기 각각의 활성영역에 p웰(13) 및 n웰(14)을 형성한다. 상기의 p웰(13) 및 n웰(14)에 각각 n형 및 p형의 불순물을 이온주입하여 상기 각각 웰의 표면에 제 1 및 제 2 채널영역(15)(16)을 형성한다.
그리고, 도 1b에 나타낸 바와 같이 상기 반도체기판(11) 상에 열산화의 방법으로 게이트산화막(17)을 형성하고 상기 게이트산화막(17) 상에 화학적 기상 증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 불순물이 도핑된 다결정실리콘을 증착하여 다결정실리콘층을 형성한 후, 상기 다결정실리콘층 및 게이트산화막(17)을 패터닝하여 상기 n웰(13) 및 p웰(14) 상의 소정 부분에 게이트산화막(17)을 개제시킨 게이트(18)를 형성한다. 그런 다음에 상기 반도체기판(11) 상에 상기 게이트(18)를 덮도록 포토레지스트를 도포하고 노광 및 현상하여 상기 p웰(13) 상에만 잔류하는 제 1 마스크층(19)을 형성하고, 상기 제 1 마스크층(19) 및 상기 n웰(14) 상에 형성된 게이트(18)를 마스크로 사용하여 상기 n웰(14)에 상기 n웰(14)과 도전형이 같은 인(P)을 경사 이온주입(Tilt Ion Implantation)하여 제 1 할로영역(20)을 형성하며, 상기 제 1 마스크층(19) 및 게이트(18)를 마스크로 사용하여 상기 제 1 할로영역(20)이 형성된 n웰(14)에 상기 n웰(14)과 도전형이 다른 붕소(B)를 저농도로 이온주입하여 LDD구조를 형성하기 위한 저농도 p형 불순물영역(21)을 형성한다.
그런 다음, 도 1c에 나타낸 바와 같이 상기 제 1 마스크층(19)을 제거하고 상기 반도체기판(11)의 상기 n웰(14) 상에만 잔류하는 제 2 마스크층(22)을 형성한다. 상기 반도체기판(11)에 상기 제 2 마스크층(22) 및 상기 p웰(13) 상에 형성된 게이트(18)를 마스크로 사용하여 노출된 상기 p웰(13)에 상기 p웰(13)과 도전형이 같은 붕소(B)를 경사 이온주입하여 제 2 할로영역(23)을 형성하고 다시 상기 p웰(13)에 상기 p웰(13)과 도전형이 다른 아세닉(As)을 저농도로 이온주입하여 저농도 n형 불순물영역(24)을 형성한다.
그리고, 도 1d에 나타낸 바와 같이 상기 잔류하는 제 2 마스크층(22)을 제거하고 상기 반도체기판(11) 상에 상기 게이트(18)를 덮도록 질화막 또는 산화막을 형성하고 에치백하여 상기 n웰(13) 및 p웰(14) 상의 게이트(18) 측면에 절연 측벽(25)을 형성한다. 그런 다음 상기 반도체기판(11)의 p웰(13) 상에만 잔류하는 제 3 마스크층(26)을 형성하고, 상기 제 3 마스크층(26) 및 상기 n웰(14)에 형성된 게이트(18) 및 측벽(25)을 마스크로 사용하여 노출된 상기 n웰(14)에 상기 n웰(14)과 도전형이 다른 붕소를 고농도로 이온주입하여 상기 n웰(14)에 소오스/드레인영역으로 사용되는 고농도 p형 불순물영역(27)을 형성한다.
그런 후에, 도 1e와 같이 상기 잔류하는 제 3 마스크층(26)을 제거하고 상기 반도체기판(11)의 n웰(14) 상에만 잔류하는 제 4 마스크층(28)을 형성하고, 상기 노출된 p웰(13)에 상기 제 4 마스크층(28), 게이트 및 측벽(18)(25)을 마스크로 사용하여 상기 p웰(13)과 도전형이 다른 불순물을 고농도로 이온주입하여 상기 p웰(13)에 소오스/드레인영역으로 사용되는 n형 고농도불순물영역(29) 및 접합부의 전계를 완화시키는 완충영역(30)을 형성한다. 상기에서 아세닉과 인의 투영 비정(Projected Range)이 서로 다르기 때문에 아세닉의 주입영역과 인의 주입영역이 이중으로 형성되어 고농도 불순물영역(29) 및 완충영역(30)이 형성된다. 상기 완충영역(30)은 상기 고농도 불순물영역(29)을 형성하기 위해 아세닉을 고농도로 이온주입하므로 발생하는 pn 접합으로 인한 전계 강도를 감소시키는 완충역할을 한다.
상술한 바와 같이 종래에는 반도체기판에 각각의 p웰 및 n웰용 마스크, p웰의 할로영역과 저농도불순물영역 및 n웰의 할로영역과 저농도불순물영역, 그리고, p웰 및 n웰의 고농도불순물영역용 마스크를 각각의 공정마다 사용하여 할로 LDD구조를 갖는 nMOS 및 pMOS를 형성하였다.
그러나, 종래의 기술에 따른 방법은 각각의 마스크 공정을 수반하므로 공정이 복잡하고 nMOS의 아세닉에 의한 접합부의 전계 강도 증가를 방지하기 위해 인을 동시 이온주입하는 등의 번거로운 문제가 있다.
따라서, 본 발명의 목적은 할로 구조를 갖는 CMOS를 형성하는 공정에 있어서 공정을 단순화 할 수 있는 반도체장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조 방법은 반도체기판의 소정 부분에 필드산화막을 형성하여 활성영역을 한정하고 p웰 및 n웰을 형성하는 공정과, 상기 p웰의 상부 표면에 n 채널영역을 n웰에는 제 1 할로영역 및 상기 제 1 할로영역 상에 p 채널영역을 형성하는 공정과, 상기 p웰 및 n웰에 상기 게이트를 마스크로 사용하여 n형 불순물을 이온주입하여 p웰에 완충영역 및 n웰에 제 2 할로영역을 형성하는 공정과, 상기 p웰에 상기 게이트를 마스크로 사용하여 제 3 할로영역 및 n형의 저농도불순물영역을 형성하는 공정과, 상기 n웰 및 p웰 상에 형성된 게이트의 측면에 측벽을 형성하는 공정과, 상기 n웰에 게이트 및 측벽을 마스크로 사용하여 p형의 고농도불순물영역을 형성하는 공정과, 상기 p웰에 게이트 및 측벽을 마스크로 사용하여 n형의 고농도불순물영역을 형성하는 공정을 구비한다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체장치의 제조 방법을 도시하는 공정도.
도 2a 내지 도 2e은 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
31 : 반도체기판 33 : p웰
34 : n웰 37 : 제 1 할로영역
40 : 완충영역 40-1 : 제 2 할로영역
43 : 제 3 할로영역 44 : n형 저농도불순물영역
47 : p형 고농도 불순물영역 49 : n형 고농도불순물영역
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 반도체장치의 제조 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 반도체기판(31)의 소정 부분에 LOCOS 방법과 같은 통상적인 소자 격리 방법으로 필드산화막(32)을 형성하여 상기 반도체기판(31)의 활성영역을 한정하고 상기 반도체기판(31)에 각각의 마스크를 사용하여 상기 필드산화막(32)으로 한정된 각각의 활성영역에 p웰(33) 및 n웰(34)을 형성하고, 상기 p웰(33) 및 n웰(34)에 n형 및 p형의 불순물을 각각 이온주입하여 상기 p웰(33) 및 n웰(34)의 상부 표면에 제 1 및 제 2 채널영역(35)(36)을 형성한다. 이때, 상기 n웰(34)에 제 2 채널영역(36)을 형성하기 전에 상기 n웰(34)의 소정 깊이에 상기 n웰(34)과 같은 도전형의 아세닉(As)을 이온주입하여 제 1 할로영역(37)을 형성하고 상기 제 1 할로영역(37) 상부에 제 2 채널영역(36)을 형성한다.
그리고, 도 2b에 나타낸 바와 같이 상기 p웰(33) 및 n웰(34) 상의 소정 부분에 게이트산화막(38)을 개제시킨 게이트(39)를 형성하고 상기 p웰(33) 및 n웰(34)에 상기 게이트(39) 및 필드절연막(32)을 마스크로 사용하여 n형 불순물인 인(P)을 블랭킷(blanket) 이온주입하여 p웰(33)에는 접합부의 전계 집중을 완화시킬 수 있는 완충영역(40)을 n웰(34)에는 제 2 할로영역(40-1)을 형성한다.
다음에 도 2c와 같이 상기 반도체기판(31)의 상기 n웰(34) 상에만 잔류하는 제 1 마스크층(41)을 형성하고 상기 반도체기판(31)에 상기 제 1 마스크층(41) 및 p웰(33) 상의 게이트(39)를 마스크로 사용하여 상기 p웰(33)과 도전형이 같은 붕소(B)를 경사 이온주입하여 제 3 할로영역(43)을 형성한다. 이어서, 상기 노출된 p웰(33)에 상기 p웰(33)과 도전형이 다른 아세닉(As)을 저농도로 이온주입하여 LDD를 형성하기 위한 저농도 n형 불순물영역(44)을 형성한다.
그리고, 도 2d에 나타낸 바와 같이 상기 제 1 마스크층(41)을 제거하고 상기 반도체기판(31) 상에 상기 게이트(39)를 덮도록 질화막 또는 산화막을 형성하고 에치백하여 상기 p웰(33) 및 n웰(34) 상에 형성된 게이트(39)의 측면에 절연 측벽(45)을 형성한다. 그런 다음 상기 반도체기판(31)의 p웰(33) 상에만 잔류하는 제 2 마스크층(46)을 형성하고, 상기 제 2 마스크층(46) 및 상기 n웰(34) 상에 형성된 게이트(39) 및 측벽(45)을 마스크로 사용하여 노출된 상기 n웰(34)에 상기 n웰(34)과 도전형이 다른 붕소(B)를 고농도로 이온주입하여 상기 n웰(34)의 소오스/드레인영역으로 사용되는 고농도 p형 불순물영역(47)을 형성한다.
그런 후에, 도 2e와 같이 상기 제 2 마스크층(46)을 제거하고 상기 반도체기판(31)의 n웰(34) 상에만 잔류하는 제 3 마스크층(48)을 형성한 후, 상기 제 3 마스크층(48) 및 상기 p웰(33) 상에 형성된 게이트(39) 및 측벽(45)을 마스크로 사용하여 노출된 상기 p웰(33)에 상기 p웰(33)과 도전형이 다른 아세닉(As)을 고농도로 이온주입하여 p웰(33)의 소오스/드레인영역으로 사용되는 고농도 n형 불순물영역(49)을 형성한다. 상기에서 인의 블랭킷 이온주입으로 형성한 완충영역(40)이 상기 고농도 n형 불순물영역(49)의 접합 전계 강도를 완화시키게된다.
상술한 바와 같이 본 발명에서는 반도체기판에 n웰 및 p웰을 형성하고 상기 p웰에 제 1 채널영역 및 n웰에 제 1 할로영역과 제 2 채널영역을 형성한다. 그리고 별도의 마스크층을 형성하지 않고 n웰 및 p웰에 인을 블랭킷 이온주입하여 p웰에는 접합부의 전계 강도를 감소시키기 위한 완충영역을, n웰에는 제 2 할로영역을 형성하며, 이후에 세 차례의 마스크층을 형성하고 각각의 마스크층을 마스크로 사용하여 p웰의 제 3 할로영역과 저농도 불순물영역, n웰의 고농도 불순물영역 및 p웰의 고농도 불순물영역을 순차적으로 형성하여 할로 LDD구조를 갖는 nMOS 및 세미 할로 구조를 갖는 pMOS를 형성하였다.
따라서, 본 발명에 따른 반도체장치의 제조 방법은 인을 p웰 및 n웰에 블랭킷 이온주입하여 n웰에는 제 2 할로영역을 p웰에는 완충영역을 형성하므로서 노광 및 현상 공정을 감소시킬 수 있고 nMOS에 아세닉과 인을 동시 이온주입하는 번거로움을 해소할 수 있는 이점이 있다.
Claims (2)
- 반도체기판의 소정 부분에 필드산화막을 형성하여 활성영역을 한정하고 p웰 및 n웰을 형성하는 공정과,상기 p웰의 상부 표면에 n 채널영역을 n웰에는 제 1 할로영역 및 상기 제 1 할로영역 상에 p 채널영역을 형성하는 공정과,상기 p웰 및 n웰에 상기 게이트를 마스크로 사용하여 n형 불순물을 이온주입하여 p웰에 완충영역 및 n웰에 제 2 할로영역을 형성하는 공정과,상기 p웰에 상기 게이트를 마스크로 사용하여 제 3 할로영역 및 n형의 저농도불순물영역을 형성하는 공정과,상기 n웰 및 p웰 상에 형성된 상기 게이트의 측면에 측벽을 형성하는 공정과,상기 n웰에 게이트 및 측벽을 마스크로 사용하여 p형의 고농도불순물영역을 형성하는 공정과,상기 p웰에 게이트 및 측벽을 마스크로 사용하여 n형의 고농도불순물영역을 형성하는 공정을 구비하는 반도체장치의 제조 방법.
- 청구항 1에 있어서 상기 p웰의 완충영역 및 n웰의 제 2 할로영역을 인(P)을 블랭킷(blanket) 이온주입하여 형성하는 반도체장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021862A KR100264211B1 (ko) | 1998-06-12 | 1998-06-12 | 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980021862A KR100264211B1 (ko) | 1998-06-12 | 1998-06-12 | 반도체장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000001539A KR20000001539A (ko) | 2000-01-15 |
| KR100264211B1 true KR100264211B1 (ko) | 2000-09-01 |
Family
ID=19539135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980021862A KR100264211B1 (ko) | 1998-06-12 | 1998-06-12 | 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100264211B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102138385B1 (ko) * | 2014-03-06 | 2020-07-28 | 매그나칩 반도체 유한회사 | 저 비용의 반도체 소자 제조방법 |
-
1998
- 1998-06-12 KR KR1019980021862A patent/KR100264211B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000001539A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| KR100761354B1 (ko) | 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법 | |
| US5457060A (en) | Process for manufactuirng MOSFET having relatively shallow junction of doped region | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6083783A (en) | Method of manufacturing complementary metallic-oxide-semiconductor | |
| KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
| US6232162B1 (en) | Method of complementary metal-oxide semiconductor | |
| KR20010066327A (ko) | 듀얼 게이트전극 제조방법 | |
| KR100685879B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20060010465A (ko) | 듀얼 게이트 구조를 갖는 씨모스 트랜지스터의 제조방법 | |
| JP2003249567A (ja) | 半導体装置 | |
| KR100304501B1 (ko) | 트랜지스터의형성방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| JP2003031680A (ja) | 半導体装置の製造方法 | |
| KR100546790B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100269622B1 (ko) | 반도체장치의 제조방법 | |
| KR100325287B1 (ko) | 반도체소자및그제조방법 | |
| KR100231131B1 (ko) | 반도체장치의 제조방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| KR100609235B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990042478A (ko) | 반도체 소자 형성방법 | |
| KR20090088677A (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |