CN102087981A - Mos晶体管的制作方法 - Google Patents
Mos晶体管的制作方法 Download PDFInfo
- Publication number
- CN102087981A CN102087981A CN200910251367XA CN200910251367A CN102087981A CN 102087981 A CN102087981 A CN 102087981A CN 200910251367X A CN200910251367X A CN 200910251367XA CN 200910251367 A CN200910251367 A CN 200910251367A CN 102087981 A CN102087981 A CN 102087981A
- Authority
- CN
- China
- Prior art keywords
- ion
- side wall
- bag shape
- source
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOS晶体管的制作方法，包括：在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；在半导体衬底上及栅极结构周围形成第一侧墙层；通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧形成侧墙；向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；将半导体衬底进行退火。本发明避免了大角度注入而导致的栅极阴影效应，使器件性能更加稳定。
Description
技术领域
本发明涉及半导体器件的制作领域，尤其涉及一种MOS晶体管的制作方法。
背景技术
随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(MOS)器件是主要的驱动力，驱动电流和热载流子注入是设计中最为重要的两个参数。传统设计通过控制栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocket implant)区以及源/漏极注入形状和热预算等等来获得预料的性能。
在现有制作MOS晶体管的工艺参考图1至图4，如图1所示，在半导体衬底100上形成栅介电层102，所述形成栅介电层102的方法为热氧化法或化学气相沉积法；用化学气相沉积法在栅介电层102上沉积多晶硅层104；用旋涂法在多晶硅层104上形成光刻胶层106，经过光刻工艺，定义出栅极图形。
如图2所示，以光刻胶层106为掩膜，沿栅极图形，用干法刻蚀法刻蚀多晶硅层104和栅介电层102至露出半导体衬底100，形成栅极104a，所述栅极104a与栅介电层102构成栅极结构。接着，采用灰化法去除光刻胶层。
参考图3，以栅极结构为掩膜，在栅极结构两侧的半导体衬底100中进行源/漏延伸区注入离子，形成源/漏极延伸区108。在栅极结构两侧、半导体衬底100中进行袋形注入(Pocket implant)，所述袋形注入一般采用角度介于25度至30度的离子注入，形成袋形注入区110，其中在注入时机台旋转采用四个象限分别注入四分之一的剂量。所述袋形注入区110的深度界于源/漏延伸区108与后续待形成的源/漏极之间，所述袋形注入区110的导电类型与源/漏延伸区108或源/漏极的导电类型相反。
如图4所示，在栅极结构两侧形成侧墙112，所述侧墙112可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。在栅极结构两侧、半导体衬底100中进行源/漏极离子注入，形成源/漏极114。最后，将半导体衬底100进行退火，使注入的各种离子扩散均匀。
现有技术中袋形注入主要用于防止源/漏极穿通以及进行阈值电压(Vt)调节；但是现有技术的袋形注入存在以下问题：1、由于大角度袋形离子注入，会导致栅极结构阴影效应，且袋形注入的离子角度变化会导致后续源/漏极离子注入不对称；2、在袋形注入时采用四个象限大角度分别注入四分之一剂量，此方法会限制机台产能，同时注入的剂量也难以控制均匀。
发明内容
本发明解决的问题是提供一种MOS晶体管的形成方法，防止制作成本过高。
为解决上述问题，本发明一种MOS晶体管的制作方法，包括：在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；在半导体衬底上及栅极结构周围形成第一侧墙层；通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧形成侧墙；向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；将半导体衬底进行退火。
可选的，所述袋形注入的角度为0度或7度。
可选的，所述袋形注入区的深度界于碳离子掺杂区与源/漏极之间，袋形注入区的导电类型与源/漏延伸区或源/漏极的导电类型相反。
可选的，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为n型，注入离子是n型离子，则袋形注入区导电类型为p型，注入离子是p型离子。
可选的，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为p型，注入离子是p型离子，则袋形注入区导电类型为n型，注入离子是n型离子。
可选的，所述n型离子为磷离子或砷离子，p型离子为硼离子。
可选的，所述袋形注入为一次性离子注入。
可选的，所述第一侧墙层的材料为氧化硅或正硅酸乙酯和氮化硅组合。
可选的，所述第二侧墙层的材料为氧化硅或正硅酸乙酯。
与现有技术相比，本发明具有以下优点：在形成源/漏极延伸区之前形成袋形注入区，其作用为减小因尖角而造成放电失效。采用小于等于7度的角度进行袋形离子注入，避免了大角度注入而导致的栅极阴影效应。
另外，袋形注入采用一次性注入，而非传统的四象限分别注入四分之一离子剂量，节省了旋转的时间，提高产能。且避免了四象限注入离子剂量难以控制的问题，使器件性能更加稳定。
附图说明
图1至图4是现有技术在制作MOS晶体管的示意图；
图5是本发明制作MOS晶体管的具体实施方式流程图；
图6至图11是本发明制作MOS晶体管的实施例示意图。
具体实施方式
现有技术在制作MOS晶体管过程中在进行袋形注入时，会由于大角度袋形离子注入，而导致栅极结构阴影效应，且袋形注入的离子角度变化会导致后续源/漏极离子注入不对称；通常，在袋形注入时采用四个象限大角度分别注入四分之一剂量，此方法会限制机台产能，同时注入的剂量也难以控制均匀。
本发明针对上述工艺缺陷进行了改进，具体制作MOS晶体管的工艺如图5所示，执行步骤S101，在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S102，在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；执行步骤S103，在半导体衬底上及栅极结构周围形成第一侧墙层；执行步骤S104，通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；执行步骤S105，在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧形成侧墙；执行步骤S106，向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；执行步骤S 107，将半导体衬底进行退火。
本发明在形成源/漏极延伸区之前形成袋形注入区，其作用为减小因尖角而造成放电失效。采用小于等于7度的角度进行袋形离子注入，避免了大角度注入而导致的栅极阴影效应。
下面结合附图对本发明的具体实施方式做详细的说明。
图6至图11是本发明制作MOS晶体管的实施例示意图。参考图6，提供半导体衬底200，所述半导体衬底200可以为硅、III-V族或者II-VI族化合物半导体、或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底200中还形成有各种阱(well)结构与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，浓度较栅极沟道层低；离子注入的深度范围较广，同时需达到大于隔离结构的深度。
继续参考图6，在半导体衬底200上形成栅介电层202，所述栅介电层202的材料可以是含硅的氧化物，具体可以是二氧化硅或氧化硅-氮化硅-氧化硅(ONO)。如果是二氧化硅，形成的方法为热氧化法；如果是ONO结构，是先用热氧化法形成第一层氧化硅，用化学气相沉积法形成氮化硅，然后再用化学气相沉积法形成第二层氧化硅。
再参考图6，用化学气相沉积法在栅介电层202上沉积多晶硅层204；在多晶硅层204上形成光刻胶层(未图示)，通过曝光显影工艺后，将光罩上的图形转移至光刻胶层上，形成栅极图形；以光刻胶层为掩膜，沿栅极图形，用干法刻蚀法刻蚀多晶硅层204和栅介电层202，形成栅极204a，所述栅极204a与栅介电层202构成栅极结构。用灰化法或湿法刻蚀法去除光刻胶层
参考图7，在半导体衬底200上用旋涂法形成光刻胶层208，经过光刻工艺后，在光刻胶层208上定义出袋形注入区图形；以光刻胶层208和栅极结构为掩膜，沿袋形注入区图形，向栅极结构两侧的半导体衬底200中进行一次性袋形离子注入(Pocket implant)206，形成袋形注入区205。
所述袋形离子注入206与半导体衬底200垂直方向的角度为0度或7度，所述袋形注入区205的深度界于后续待形成的源/漏延伸区与源/漏极之间，所述袋形注入区205的导电类型与后续待形成的源/漏延伸区或源/漏极的导电类型相反。
本实施例中，采用0度或7度的离子角度进行袋形离子注入，避免了大角度注入而导致的栅极阴影效应。
另外，袋形注入采用一次性注入，而非传统的四象限分别注入四分之一离子剂量，节省了旋转的时间，提高产能。且避免了四象限注入离子剂量难以控制的问题，使器件性能更加稳定。
如图8所示，去除光刻胶层208后，在半导体衬底200上及栅极结构周围形成第一侧墙层210，所述第一侧墙层210的材料为氧化硅或正硅酸乙酯与氮化硅组合。当第一侧墙层210的材料为正硅酸乙酯与氮化硅组合时，其工艺如下：先用低压化学气相沉积法在半导体衬底200上及栅极结构周围形成厚度为130埃～180埃的正硅酸乙酯膜，然后用化学气相沉积法在正硅酸乙酯膜上形成厚度为280埃～320埃的氮化硅膜。
本实施例中，第一侧墙层210的作用为在后续形成源/漏极延伸区的过程中形成浅结，同时使袋形离子注入与源/漏极延伸区离子注入分开。
继续参考图8，用旋涂法在第一侧墙层210上形成光刻胶层211，经过曝光显影工艺后，定义出源/漏极延伸区图形。以光刻胶层211、栅极结构及第一侧墙层为掩膜，沿源/漏极延伸区图形，向栅极结构两侧的半导体衬底200中进行源/漏极延伸区离子注入209，形成源/漏极延伸区212。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子。
如图9所示，去除光刻胶层211后，用低压化学气相沉积法上在第一侧墙层210上形成厚度为800埃～1200埃的第二侧墙层214，所述第二侧墙层214的材料为氧化硅或正硅酸乙酯。
参考图10，采用干法刻蚀的回蚀(etch-back)方法刻蚀第二侧墙层214和第一侧墙层210，在栅极结构两侧形成侧墙214a。
继续参考图10，在半导体衬底200上旋涂光刻胶层216，经过光刻工艺后，定义出源/漏极图形；以光刻胶层216、栅极结构及侧墙214a为掩膜，沿源/漏极图形，向栅极结构两侧的半导体衬底200中进行离子注入，形成源/漏极218。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。
本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
如图11所示，用灰化法或湿法刻蚀法去除光刻胶层216。
最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种MOS晶体管的制作方法，其特征在于，包括：
在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；
在半导体衬底上及栅极结构周围形成第一侧墙层；
通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；
在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧形成侧墙；
向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；
将半导体衬底进行退火。
2.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述袋形注入的角度为0度或7度。
3.根据权利要求2所述MOS晶体管的制作方法，其特征在于，所述袋形注入区的深度界于碳离子掺杂区与源/漏极之间，袋形注入区的导电类型与源/漏延伸区或源/漏极的导电类型相反。
4.根据权利要求3所述MOS晶体管的制作方法，其特征在于，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为n型，注入离子是n型离子，则袋形注入区导电类型为p型，注入离子是p型离子。
5.根据权利要求3所述MOS晶体管的制作方法，其特征在于，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为p型，注入离子是p型离子，则袋形注入区导电类型为n型，注入离子是n型离子。
6.根据权利要求4或5所述MOS晶体管的制作方法，其特征在于，所述n型离子为磷离子或砷离子，p型离子为硼离子。
7.根据权利要求2所述MOS晶体管的制作方法，其特征在于，所述袋形注入为一次性离子注入。
8.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第一侧墙层的材料为氧化硅或正硅酸乙酯和氮化硅组合。
9.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第二侧墙层的材料为氧化硅或正硅酸乙酯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910251367XA CN102087981A (zh) | 2009-12-03 | 2009-12-03 | Mos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910251367XA CN102087981A (zh) | 2009-12-03 | 2009-12-03 | Mos晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102087981A true CN102087981A (zh) | 2011-06-08 |
Family
ID=44099706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910251367XA Pending CN102087981A (zh) | 2009-12-03 | 2009-12-03 | Mos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087981A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655081A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
| CN103488045A (zh) * | 2012-06-14 | 2014-01-01 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入的阻挡层制作方法 |
| CN116053210A (zh) * | 2023-03-30 | 2023-05-02 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116799005A (zh) * | 2023-08-22 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
-
2009
- 2009-12-03 CN CN200910251367XA patent/CN102087981A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655081A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
| CN102655081B (zh) * | 2012-04-16 | 2015-08-19 | 上海华力微电子有限公司 | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 |
| CN103488045A (zh) * | 2012-06-14 | 2014-01-01 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入的阻挡层制作方法 |
| CN103488045B (zh) * | 2012-06-14 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入的阻挡层制作方法 |
| CN116053210A (zh) * | 2023-03-30 | 2023-05-02 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116053210B (zh) * | 2023-03-30 | 2023-06-27 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116799005A (zh) * | 2023-08-22 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN116799005B (zh) * | 2023-08-22 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200428602A (en) | Method of manufacturing flash memory device | |
| TW201044449A (en) | Method of manufacturing semiconductor device | |
| CN104517822A (zh) | 一种半导体器件的制造方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN101599459B (zh) | 半导体器件的制造方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN100590817C (zh) | Pmos晶体管及其形成方法 | |
| CN102637600B (zh) | Mos器件制备方法 | |
| CN102800595A (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN102044438A (zh) | Mos晶体管及其制造方法 | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| CN107919325A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN101930940B (zh) | 一种半导体浅沟槽隔离方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| CN101930920B (zh) | Mos晶体管及其制作方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| CN105336611A (zh) | 一种FinFET器件的制作方法 | |
| CN104952725B (zh) | 一种半导体器件及其制造方法 | |
| CN105336618B (zh) | 一种半导体器件及制备方法 | |
| CN101937848B (zh) | Mos晶体管及其制作方法 | |
| CN103165510B (zh) | 浅沟槽隔离结构及形成方法，半导体器件结构及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110608 |