CN100590817C - Pmos晶体管及其形成方法 - Google Patents
Pmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN100590817C CN100590817C CN200710094530A CN200710094530A CN100590817C CN 100590817 C CN100590817 C CN 100590817C CN 200710094530 A CN200710094530 A CN 200710094530A CN 200710094530 A CN200710094530 A CN 200710094530A CN 100590817 C CN100590817 C CN 100590817C
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- antimony
- injection
- source
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种PMOS晶体管的形成方法，包括如下步骤：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧形成偏移侧墙；以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成源/漏延伸区；形成包围栅极结构和偏移侧墙的间隙壁；以间隙壁为掩模，在半导体衬底内形成源/漏极。所述方法减小了PMOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应以及由其引起的结漏电。本发明还提供了采用所述方法形成的PMOS晶体管。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种PMOS晶体管及其形成方法。
背景技术
传统的半导体存储器的器件结构例如申请号为03145409的中国专利提供的存储器结构，如图1所示，半导体衬底1上依次形成有栅极介电层2和栅极3，所述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层。栅极介电层2以及栅极3的两侧具有间隙壁(spacer)5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等，在间隙壁5两侧的半导体衬底1内形成有源漏极6。
在实际的应用与制作工艺上，由于源漏极的工程设计的考量，为了避免热载流离子引起的碰撞电离效应，通常采用轻掺杂源/漏极(lightly dopedsource/drain)结构。如图2所示，半导体衬底11上依次具有栅极介电层12和栅极13，在栅极介电层12两侧的半导体衬底11内形成有低掺杂源/漏区14，栅极介电层12以及栅极13的两侧具有间隙壁15，在间隙壁15两侧的半导体衬底11内形成有重掺杂源漏区16。
随着半导体器件例如CMOS晶体管的尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，引起CMOS晶体管的结漏电，因此，降低短沟道效应对于65nm及其一下CMOS晶体管的影响，成为半导体制作工艺中的一个关键问题。
发明内容
有鉴于此，本发明解决的技术问题是提供一种PMOS晶体管及其制作方法，以改善PMOS晶体管的短沟道效应。
一种PMOS晶体管的形成方法，包括如下步骤：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在栅极结构两侧形成偏移侧墙；
以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区；
以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；
形成包围栅极结构和偏移侧墙的间隙壁；
以间隙壁为掩模，在半导体衬底内形成源/漏极。
其中，锑预非晶化注入的能量范围为5KeV至30KeV，锑预非晶化注入的剂量范围为3E+14cm-2至1E+15cm-2。
所述P型离子为B或者BF2，B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
本发明还提供一种PMOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极，其特征在于，还包括位于栅极结构两侧、半导体衬底中的锑预非晶化注入区，所述锑预非晶化注入区的深度界于半导体衬底表面与源/漏延伸区之间。
其中，形成锑预非晶化注入区的工艺为偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，锑预非晶化注入的能量范围为5KeV至30KeV，注入的剂量范围为3E+14cm-2至1E+15cm-2。
源/漏延伸区的掺杂离子为B或者BF2，B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
与现有技术相比，上述方案具有以下优点：
1、实施例1提供的PMOS晶体管的形成方法，通过以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区，减小了PMOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)，并提高器件的瞬时增强扩散(TED)效应。
2、实施例1提供的PMOS晶体管的形成方法，在栅极结构两侧形成偏移侧墙，以提高形成的核心器件的沟道长度，减小短沟道效应。
附图说明
图1是现有技术半导体器件的结构示意图；
图2是现有技术包含轻掺杂源漏极的半导体存储器的结构示意图；
图3是至图8本发明实施例1所述PMOS晶体管制作方法各步骤器件的结构示意图；
图9是实施例1所述PMOS晶体管制作方法工艺流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的目的在于提供一种PMOS晶体管及其制作方法，在形成源/漏延伸区之前，以栅极结构为掩模，在半导体衬底内进行锑预非晶化注入，以减小短沟道效应，降低所述PMOS晶体管的结漏电。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例
本实施例提供一种PMOS晶体管的形成方法，参考附图9所示，为所述PMOS晶体管制作方法工艺流程图，包括如下步骤：步骤S100，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；步骤S110，在栅极结构两侧形成偏移侧墙(offset spacer)；步骤S120，以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区；步骤S130，以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；步骤S140，形成包围栅极结构和偏移侧墙的间隙壁(spacer)；步骤S150，以间隙壁为掩模，在半导体衬底内形成源/漏极。
下面参照附图3至图8对本实施例的PMOS晶体管形成方法的具体实施方式加以详细说明。
参照附图3，提供半导体衬底100，所述半导体衬底100可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为了简化，此处仅以一空白半导体衬底100图示。
在半导体衬底100上依次形成栅介质层110与栅极120，所述栅介质层110与栅极120构成栅极结构。所述栅极介电层110可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极的特征尺寸很小，栅极介电层110优选高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅介质层110的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，栅极介电层110的厚度为15到60埃。
栅极120可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极120的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。栅极120的厚度为800到3000埃。
本实施例中，形成栅极结构之后，还可以包括在所述栅极结构外围形成绝缘材料层的工艺步骤，所述绝缘材料层例如氧化硅，氮化硅、氮氧化硅等，较好的，所述绝缘材料层为氧化硅。所述绝缘材料层用于保护栅极结构的边缘，避免发生氧化。
随后，参照附图4，进行步骤S110，在栅极结构两侧形成偏移侧墙130(offset spacer)。所述偏移侧墙130的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙130的作用在于以提高形成的PMOS晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙130的工艺例如化学气相沉积，本实施例中，所述偏移侧墙130的厚度可以小到80埃。
之后，参照附图5，进行步骤S120，以偏移侧墙130为掩模，在半导体衬底100内进行锑预非晶化注入(pre-amorphous implant，PAI)，形成锑预非晶化注入区140。进行所述非晶化注入的目的在于减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)，并提高器件的瞬时增强扩散(TED)效应。
本实施例进行锑的预非晶化注入深度与后续待形成的源/漏延伸区或者源/漏极的深度相关，其深度小于源/漏延伸区的深度。
进行预非晶化注入的能量范围为5KeV至30KeV，注入的剂量范围为3E+14cm-2至1E+15cm-2。在本实施例的具体实施方式中，进行锑预非晶化注入的能量分别为6KeV、10KeV、14KeV、19KeV、22KeV、27KeV等，注入的剂量为5E+14cm-2、6E+14cm-2、8E+14cm-2、9E+14cm-2。
然后，参照附图6，参考步骤S130，以偏移侧墙为掩模130，进行P型离子注入，在半导体衬底内形成深度大于锑非晶化注入区深度的源/漏延伸区150。形成所述源/漏延伸区150的方法为本技术领域人员公知技术。所述P型离子例如B、BF2等。
进行B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
在本实施例的具体实施方式中，进行P型离子注入的能量分别为2KeV、3KeV、4KeV等，注入的剂量为2E+14cm-2、6E+14cm-2、8E+14cm-2、9E+14cm-2等。
在本实施例的另一具体实施方式中，首先进行锑预非晶化注入，注入的能量为30KeV，注入的剂量为1E+15cm-2，之后，随即进行BF2注入，形成源/漏延伸区，BF2注入的能量为2KeV，注入的剂量为1E+14cm-2。采用锑预非晶化注入并随即进行B、BF2等例如注入工艺，可以有效避免形成的PMOS器件的短沟道效应，提高了PMOS器件的性能。
本实施例中，还可以包括以栅极结构为掩模，在栅极结构两侧的半导体衬底内进行袋形注入(Pocket implant)的工艺步骤，所述步骤可以在步骤S 110之后，也可以在步骤S130之后。所述袋形注入一般采用角度介于0至45度的离子注入，形成袋形注入区。所述袋形注入区的深度界于后续待形成的源/漏延伸区与源/漏极之间，所述袋形注入区的导电类型与后续待形成的源/漏延伸区或源/漏极的导电类型相反，即为N型。所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。
然后，参照附图7，进行步骤S140，形成包围栅极结构和偏移侧墙130的间隙壁160(spacer)；所述间隙壁160可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁160为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底100上以及偏移侧墙130上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻(etch-back)方法形成间隙壁160。
最后，参照附图8，进行步骤S150，以间隙壁160为掩模，在栅极结构两侧、半导体衬底100中进行P型离子注入，在半导体衬底100内形成源/漏极170。源/漏极注入的离子为B等P型离子。
最后，将半导体衬底100进行退火，使注入的各种离子扩散均匀。
采用本实施例所述的方法，可用于形成65nm以下的PMOS晶体管，并且能够有效改善PMOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)，并提高器件的瞬时增强扩散(TED)效应。
实施例2
本实施例提供一种PMOS晶体管，所述晶体管的结构例如附图8所示，包括：位于半导体衬底100上的栅极结构；位于栅极结构两侧的偏移侧墙130；位于偏移侧墙130两侧的间隙壁160；位于栅极结构两侧、半导体衬底100中的源/漏延伸区150以及源/漏极170；还包括位于栅极结构两侧、半导体衬底100中的锑预非晶化注入区140，所述锑预非晶化注入区140的深度界于半导体衬底100表面与源/漏延伸区150之间。
所述源/漏延伸区150的掺杂离子为B或者BF2。进行B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
形成锑预非晶化注入区140的工艺为偏移侧墙130为掩模，在半导体衬底100内进行锑预非晶化注入(pre-amorphous implant，PAI)。进行预非晶化注入的能量范围为5KeV至30KeV，注入的剂量范围为3E+14cm-2至1E+15cm-2。
进行所述非晶化注入的目的在于减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)，并提高器件的瞬时增强扩散(TED)效应。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种PMOS晶体管的形成方法，包括如下步骤：
在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；
在栅极结构两侧形成偏移侧墙；
以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入，形成锑预非晶化注入区；
以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；
形成包围栅极结构和偏移侧墙的间隙壁；
以间隙壁为掩模，在半导体衬底内形成源/漏极。
2.根据权利要求1所述PMOS晶体管的形成方法，其特征在于，锑预非晶化注入的能量范围为5KeV至30KeV。
3.根据权利要求1所述PMOS晶体管的形成方法，其特征在于，锑预非晶化注入的剂量范围为3E+14cm-2至1E+15cm-2。
4.根据权利要求1所述PMOS晶体管的形成方法，其特征在于，所述P型离子为B或者BF2。
5.根据权利要求4所述PMOS晶体管的形成方法，其特征在于，B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
6.一种PMOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极，其特征在于，还包括位于栅极结构两侧、半导体衬底中的锑预非晶化注入区，所述锑预非晶化注入区的深度界于半导体衬底表面与源/漏延伸区之间。
7.根据权利要求6所述PMOS晶体管，其特征在于，形成锑预非晶化注入区的工艺为以偏移侧墙为掩模，在半导体衬底内进行锑预非晶化注入。
8.根据权利要求7所述PMOS晶体管，其特征在于，锑预非晶化注入的能量范围为5KeV至30KeV，注入的剂量范围为3E+14cm-2至1E+15cm-2。
9.根据权利要求6所述PMOS晶体管，其特征在于，源/漏延伸区的掺杂离子为B或者BF2。
10.根据权利要求9所述PMOS晶体管，其特征在于，B或者BF2注入的能量范围为1KeV至5KeV，注入的剂量范围为1E+14cm-2至1E+15cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710094530A CN100590817C (zh) | 2007-12-13 | 2007-12-13 | Pmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710094530A CN100590817C (zh) | 2007-12-13 | 2007-12-13 | Pmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459083A CN101459083A (zh) | 2009-06-17 |
| CN100590817C true CN100590817C (zh) | 2010-02-17 |
Family
ID=40769850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710094530A Expired - Fee Related CN100590817C (zh) | 2007-12-13 | 2007-12-13 | Pmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100590817C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814456B (zh) * | 2009-02-23 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 集成电路装置及其形成方法 |
| CN102487009B (zh) * | 2010-12-02 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos器件源极和漏极的制作方法 |
| CN106910685A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107039521A (zh) * | 2016-02-04 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109841507B (zh) * | 2017-11-24 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2007
- 2007-12-13 CN CN200710094530A patent/CN100590817C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459083A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752254B (zh) | 形成离子注入区的方法、mos晶体管及其制造方法 | |
| CN102623341A (zh) | 一种mos晶体管的制造方法 | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| US8669160B2 (en) | Method for manufacturing a semiconductor device | |
| CN100590817C (zh) | Pmos晶体管及其形成方法 | |
| CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| CN103855096A (zh) | Cmos晶体管的形成方法 | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| CN102468178A (zh) | 晶体管的制作方法 | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| EP3306671A1 (en) | Fin-fet devices and fabrication methods thereof | |
| EP3267476A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| CN102044438A (zh) | Mos晶体管及其制造方法 | |
| CN102054675B (zh) | 偏移侧墙及mos晶体管的形成方法 | |
| CN102479709B (zh) | 晶体管及其制作方法 | |
| CN102487007A (zh) | 半导体器件的形成方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN102709162B (zh) | 形成锗硅沟道以及pmos晶体管的方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN101989550B (zh) | Nmos晶体管的制造方法 | |
| CN101459081A (zh) | Mos晶体管的形成方法 | |
| CN101989549B (zh) | Nmos晶体管的制造方法 | |
| CN103377935B (zh) | Mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111123 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100217 Termination date: 20181213 |