CN101740389A

CN101740389A - Mos晶体管及其形成方法

Info

Publication number: CN101740389A
Application number: CN200810202701A
Authority: CN
Inventors: 张莉菲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-11-13
Filing date: 2008-11-13
Publication date: 2010-06-16

Abstract

本发明提出一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧形成偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；在栅极结构及偏移侧墙两侧的半导体衬底内形成源/漏延伸区；在偏移侧墙上形成间隙壁；在间隙壁及栅极结构两侧的半导体衬底内形成源/漏极。本发明使热载流子的稳定性提高，减小了热载流子效应。

Description

MOS晶体管及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种MOS晶体管及其形成方法。

背景技术

随着半导体制造技术以及相关配套技术的不断发展进步，在单位面积内容纳的晶体管数目不断增加，集成电路集成度越来越高，每个晶体管的尺寸越来越小。对于制造工艺要示也越来越高。

传统的MOS晶体管的制作方法例如申请号为03145409的中国专利提供技术方案，如图1所示，半导体衬底1上依次形成有栅极介电层2和栅极3，所述栅极介电层2为二氧化硅或者氧化硅-氮化硅-氧化硅层等，所述栅极3为多晶硅层。在栅极介电层2以及栅极3构成的栅极结构两侧形成间隙壁(spacer)5，间隙壁5的材料为二氧化硅、氮化硅或者氮氧化硅等；然后，再于间隙壁5两侧的半导体衬底1内形成源/漏区6。

在实际的应用与制作工艺上，为了避免热载流离子引起的碰撞电离效应，通常采用源/漏极延伸区结构。如图2所示，半导体衬底11上依次具有栅极介电层12和栅极13，在栅极介电层12两侧的半导体衬底11内形成有源/漏区延伸区14，栅极介电层12以及栅极13的两侧具有间隙壁15，在间隙壁15两侧的半导体衬底11内形成有源/漏区16。

随着半导体器件的临界尺寸进入65nm，器件的沟道长度进一步减小，短沟道效应更加明显，引起MOS晶体管的结漏电，现有技术在栅极结构两侧形成间隙壁之间形成偏移侧墙，以提高形成的器件的沟道长度，减小短沟道效应。如图3所示，半导体衬底21上依次具有栅极介电层22和栅极23，在栅极介电层22两侧的半导体衬底21内形成有源/漏区延伸区24，栅极介电层22以及栅极23的两侧具有偏移侧墙27，在偏移侧墙27上形成有间隙壁25，间隙壁25两侧的半导体衬底11内形成有源/漏区26。

然而，现有MOS晶体管上的偏移侧墙27临界尺寸较小，造成沟道长度没有达到预期效果，使热载流子不稳定性提高，进而会降低半导体器件的可靠性。

发明内容

本发明解决的问题是提供一种MOS晶体管的形成方法，防止热载流子不稳定性过高。

本发明提供一种MOS晶体管的形成方法，包括：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧形成偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；在栅极结构及偏移侧墙两侧的半导体衬底内形成源/漏延伸区；在偏移侧墙上形成间隙壁；在间隙壁及栅极结构两侧的半导体衬底内形成源/漏极。

可选的，所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅。

可选的，形成所述偏移侧墙的方法为化学气相沉积法。

可选的，在栅极结构两侧形成偏移侧墙之前还包括步骤：在半导体衬底上形成侧墙层，且侧墙层包围栅极结构；刻蚀侧墙层，去除半导体衬底上及栅极结构上表面的侧墙层。

一种MOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极。

与现有技术相比，本发明具有以下优点：偏移侧墙的宽度为8纳米～9纳米时，增加了短沟道长度，减小短沟道效应；同时使热载流子的稳定性提高，减小了热载流子效应，提高了半导体器件可靠性及寿命。

附图说明

图1为现有工艺形成的MOS晶体管的结构示意图；

图2是现有带有源/漏极延伸区的MOS晶体管结构示意图；

图3是现有带有偏移侧墙的MOS晶体管结构示意图；

图4是本发明形成MOS晶体管的具体实施方式流程图；

图5至图9是本发明形成MOS晶体管的实施例示意图；

图10是本发明与现有技术临界尺寸不同的偏移侧墙所造成的热载流子效应对照表。

具体实施方式

本发明偏移侧墙的宽度为8纳米～9纳米时，增加了短沟道长度，减小短沟道效应；同时使热载流子的稳定性提高，减小了热载流子效应，提高了半导体器件可靠性及寿命。

图4是本发明形成MOS晶体管的具体实施方式流程图。如图4所示，执行步骤S 1，在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；执行步骤S2，在栅极结构两侧形成偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；执行步骤S3，在栅极结构及偏移侧墙两侧的半导体衬底内形成源/漏延伸区；执行步骤S4，在偏移侧墙上形成间隙壁；执行步骤S5，在间隙壁及栅极结构两侧的半导体衬底内形成源/漏极。

基于上述实施方式形成的MOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极。

下面结合附图对本发明的具体实施方式做详细的说明。

图5至图9是本发明形成MOS晶体管的实施例示意图。如图5所示，提供半导体衬底200，所述半导体衬底200可以为硅或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在隔离结构201之间为有源区，在有源区的半导体衬底200中掺杂离子，形成掺杂阱，如果是形成PMOS晶体管，则在半导体衬底200中掺杂n型离子，形成n掺杂阱；而如果是形成NMOS晶体管，则在半导体衬底200中掺杂p型离子，形成p掺杂阱。

在有源区的半导体衬底200上依次形成栅介质层204与栅极205，所述栅介质层204与栅极205构成栅极结构206。具体形成工艺为：用热氧化法或化学气相沉积法在半导体衬底200上形成栅介质层204；接着用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层204上形成多晶硅层；在多晶硅层上形成光刻胶层，定义栅极图案；以光刻胶层为掩膜，刻蚀多晶硅层及栅介质层204至露出半导体衬底，形成栅极205；灰化去除光刻胶层。

所述栅介质层204的材料可以是氧化硅(SiO₂)或氮氧化硅(SiNO)等。在65nm以下工艺节点，栅极的特征尺寸很小，栅介质层204优选高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅介质层204的厚度为15埃到60埃。

栅极205还可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极205的厚度为800埃到3000埃。

如图6所示，在栅极结构206两侧形成偏移侧墙207，具体工艺如下：先用化学气相沉积法于半导体衬底200上形成侧墙层，并将侧墙层包围栅极结构206；然后，用等离子体干法刻蚀法刻蚀侧墙层至只在栅极结构206两侧留下侧墙层，即形成偏移侧墙207。所述偏移侧墙207的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料，偏移侧墙207的宽度为8纳米～9纳米。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源/漏极的粒子注入深度也越来越小，偏移侧墙207的作用在于以提高形成的MOS晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。现有的偏移侧墙207的宽度不能完全解决短沟道效应。因此为了进一步解决短沟道效应，并且使热载流子稳定，同时也能满足65nm以下工艺的要求，将偏移侧墙207的宽度增加至为8纳米～9纳米，使短沟道长度增加，短沟道效应减小，相应热载流子稳定性提高。

如图7所示，以栅极结构206为掩膜，在栅极结构206两侧的半导体衬底200内进行离子210注入，形成源/漏极延伸区208。然后，对半导体衬底200进行退火，使注入的离子210扩散均匀。

本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是p型离子，所述p型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是n型离子，所述n型离子可以是磷离子或砷离子。

所述退火工艺可以退火采用快速热退火、脉冲退火或者激光退火。退火的温度范围为1000℃～1070℃，时间为1秒～30秒。

本实施例中，在形成源/漏极延伸区208后，还可以继续以栅极结构206为掩模，在栅极结构206两侧的半导体衬底200内进行袋形注入(Pocket implant)的工艺步骤，所述袋形注入一般采用角度介于0度至45度的离子注入，形成袋形注入区。所述袋形注入区位于源极延伸区和漏极延伸区的外侧，其导电类型与源极延伸区或漏极延伸区的导电类型相反。所述袋形注入工艺可以用来改善器件的短沟道效应以及击穿效应(punch through)。

由于离子注入的方向与垂直衬底表面方向之间有角度，能产生一个似非晶化结构来抑制作为轻离子的硼离子或磷离子或砷离子的瞬态增强扩散效应，减小短沟道效应，减小了MOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应(punch through)以及由其引起的结漏电(junction leakage)。

然后，参照附图8，在栅极结构206两侧形成间隙壁212，所述间隙壁212的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述侧墙为氧化硅-氮化硅-氧化硅共同组成，具体工艺为：在半导体衬底200上以及栅极结构206上用化学气相沉积法或物理气相沉积法依次形成第一氧化硅层、氮化硅层以及第二氧化硅层；然后，采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出半导体衬底200及栅极205表面，形成间隙壁212。

如图9所示，以栅极结构206及间隙壁212为掩模，在栅极结构206两侧的半导体衬底200中进行离子注入，形成源/漏极214。最后，对半导体衬底200进行退火处理，使注入的离子扩散均匀。

本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。

基于上述实施例形成的MOS晶体管，包括：半导体衬底200，所述半导体衬底200内包括掺杂阱与隔离结构201，其中位于掺杂阱上方与隔离结构206相邻的区域为有源区；栅介质层204，位于半导体衬底200上；栅极205，位于栅介质层204上，与栅介质层204构成栅极结构206；；偏移侧墙207，位于栅极结构206两侧；间隙壁212，位于偏移侧墙207两侧；在有源区栅极结构206和偏移侧墙207两侧的半导体衬底200内形成有源/漏极延伸区208；在有源区栅极结构206和间隙壁212两侧的半导体衬底200内形成有源/漏极214。

图10是本发明与现有技术临界尺寸不同的偏移侧墙所造成的热载流子效应对照表。其中，I_sub/I_d(Vd＝2.75V)代表的是在漏极电压V_d等于1.1倍工作电压(本实验的工作电压为2.5V)，即2.75V时，衬底电流与漏极电流的比值。T0.1％代表的是0.1％的累积分布下的半导体器件寿命(业界的标准为直流电流下器件寿命应大于0.2年)。当偏移侧墙尺寸为8nm和9nm时，能够有效地降低I_sub/I_d值，改善热载流子效应，使半导体器件的寿命大于业界标准。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种MOS晶体管的形成方法，其特征在于，包括：

在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；

在栅极结构两侧形成偏移侧墙，所述偏移侧墙的宽度为8纳米～9纳米；

在栅极结构及偏移侧墙两侧的半导体衬底内形成源/漏延伸区；

在偏移侧墙上形成间隙壁；

在间隙壁及栅极结构两侧的半导体衬底内形成源/漏极。

2.如权利要求1所述MOS晶体管的形成方法，其特征在于，所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅。

3.如权利要求2所述MOS晶体管的形成方法，其特征在于，形成所述偏移侧墙的方法为化学气相沉积法。

4.如权利要求1所述MOS晶体管的形成方法，其特征在于，在栅极结构两侧形成偏移侧墙之前还包括步骤：

在半导体衬底上形成侧墙层，且侧墙层包围栅极结构；

刻蚀侧墙层，去除半导体衬底上及栅极结构上表面的侧墙层。

5.一种MOS晶体管，包括：位于半导体衬底上的栅极结构；位于栅极结构两侧的偏移侧墙；位于偏移侧墙两侧的间隙壁；位于栅极结构两侧、半导体衬底中的源/漏延伸区以及源/漏极，其特征在于，所述偏移侧墙的宽度为8纳米～9纳米。

6.如权利要求2所述MOS晶体管，其特征在于，所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅。