CN103515321B

CN103515321B - 半导体器件的侧墙形成方法

Info

Publication number: CN103515321B
Application number: CN201210219026.6A
Authority: CN
Inventors: 韦庆松; 于书坤
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-06-28
Filing date: 2012-06-28
Publication date: 2016-07-27
Anticipated expiration: 2032-06-28
Also published as: CN103515321A

Abstract

本申请公开了一种半导体器件的侧墙形成方法，包括：提供半导体器件的侧墙形成前结构；在该侧墙形成前结构中的伪多晶硅栅极两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙；在第一氮化硅侧墙外依次形成第二氧化硅侧墙和第二氮化硅侧墙；采用湿法刻蚀或者湿法与干法相结合的刻蚀方法，对器件表面进行刻蚀，以去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙。与现有技术相比，本发明不会出现竖起侧翼，使得伪多晶硅栅极结构之间的空间的深宽比得以减小，且呈现顶部开口大于底部的形状，随后所沉积的层间介质层中不会产生空隙，对后期的CMP过程乃至接触孔的制造奠定了良好的条件基础。

Description

半导体器件的侧墙形成方法

技术领域

本发明涉及半导体制造技术，特别涉及一种半导体器件制造过程中的侧墙形成方法。

背景技术

随着半导体特征尺寸（CD，CriticalDimension）的不断缩小，HKMG（High-KMetalGate，高介电常数金属栅极）和SPT（StressProximityTechnique，应力近邻技术）已经广泛的应用于半导体制程工艺中，以提升半导体器件的性能。虽然新技术的引进大大提高了半导体器件的性能，但是在制造过程中，因为特征尺寸的缩小进而使得半导体器件尺寸缩小、栅极之间距离也在不断变短，进而带来了新的亟待解决的影响器件质量、性能的问题。

图1所示为现有的一种制造CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体）器件过程时的中间结构示意图。其中已经在衬底上形成有STI（ShallowTrenchIsolation，浅沟槽隔离）所隔离的出的NMOS（N-Metal-Oxide-Semiconductor，N型金属氧化物半导体）区和PMOS（P-Metal-Oxide-Semiconductor，P型金属氧化物半导体）区；且NMOS区和PMOS区上已经形成有伪栅极结构，该伪栅极结构包括：伪多晶硅栅极2，在伪多晶硅栅极2的上部和两侧分别形成有保护伪多晶硅栅极2的硬掩膜3以及偏移侧墙（offsetspacer）11、氧化硅侧墙12和氮化硅侧墙13，硬掩膜3的材料与氮化硅侧墙13的材料均为氮化硅，氧化硅侧墙12的厚度范围为40~80埃；图1所示的CMOS器件的制造过程引入了SPT技术，在PMOS区的伪栅极结构两侧的衬底中采用了嵌入硅锗（e-SiGe，embeddedSiGe）层4，以在PMOS区施加压应力，随后，还要在NMOS区引入施加张应力的过程，该施加张应力的过程需要首先对NMOS区的伪多晶硅栅极2两侧的氮化硅侧墙13进行刻蚀以尽可能多的去除氮化硅侧墙13。

图2为图1所示结构利用H₃PO₄溶液去除氮化硅后的结构图。从图2中可以看出，因为伪多晶硅栅极2上部的硬掩膜3和氮化硅侧墙13的材料都为氮化硅材料，因此在进行SPT的过程中利用H₃PO₄溶液去除氮化硅之后，伪多晶硅栅极2上部的硬掩膜3以及氮化硅侧墙13均会被部分腐蚀，但是在NMOS区中，由于H₃PO₄溶液对氧化硅的刻蚀速率要远小于氮化硅，而且现有技术中氧化硅侧墙12的厚度范围都在40~80埃以对伪多晶硅栅极2进行有效的保护，因此氧化硅侧墙12所受到的腐蚀比氮化硅材料的硬掩膜3和氮化硅侧墙13小很多，于是便出现了氧化硅侧墙12高于腐蚀后的硬掩膜3，进而在NMOS区的伪栅极结构中出现了竖起侧翼（stickupshoulder）5（图中虚线区），该竖起侧翼5会对后期层间介质层（ILD，InterLayerDielectric）的沉积、化学机械研磨（CMP）造成影响，进而也会影响到随后金属栅极的形成，其原因如下。

因为随着特征尺寸的缩小，栅极之间的距离也在变小，伪栅极结构两侧由于竖起侧翼5使得伪栅极结构之间的空间的深宽比变大，进而如图3所示，在形成层间介质层6时，会在伪栅极结构之间的层间介质层6中产生空隙（void）61，该空隙61的出现将会影响随后对层间介质层6进行的CMP过程，经过CMP之后的器件表面形貌会变得不平整，同时也影响到金属栅极的制备，还可能使得所制造的半导体器件性能下降。

而现有技术中，如果要去除竖起侧翼5，则需要利用刻蚀的手段（如湿法刻蚀方法）进一步对竖起侧翼5进行刻蚀，但进行刻蚀的过程中，难免会对器件表面其他部分产生过刻蚀，如对伪多晶硅栅极结构两侧的衬底的过刻蚀，进而对衬底产生破坏，或者破坏衬底表面形成的金属硅化物（如NiSi），影响半导体器件的导电性。

发明内容

本发明提供一种半导体器件制造过程中的侧墙形成方法，以防止半导体器件制造过程中竖起侧翼的形成，拓宽伪栅极结构之间的距离，降低伪栅极结构之间空间的深宽比，防止后期所沉积的层间介质层中空隙的产生。

本申请的技术方案是这样实现的：

一种半导体器件的侧墙形成方法，包括：

提供半导体器件的侧墙形成前结构，所述侧墙形成前结构包括：衬底，所述衬底中由浅沟槽隔离结构隔离出的NMOS区和PMOS区，所述NMOS区和PMOS区上形成的伪多晶硅栅极，所述伪多晶硅栅极上沉积的硬掩膜；

在NMOS区和PMOS区的伪多晶硅栅极两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙；

在NMOS区和PMOS区的伪多晶硅栅极两侧的第一氮化硅侧墙外依次形成第二氧化硅侧墙和第二氮化硅侧墙；

采用湿法刻蚀或者湿法与干法相结合的刻蚀方法，对器件表面进行刻蚀，以去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙。

进一步，所述第一氧化硅侧墙厚度为0~35埃。

进一步，所述第二氧化硅侧墙厚度为0~35埃。

进一步，所述湿法为采用磷酸H₃PO₄溶液作为刻蚀液，所述干法采用CF₄作为刻蚀反应气体。

进一步，所述的在NMOS区和PMOS区的伪多晶硅栅极两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙，包括：

在整个结构表面依次沉积第一氧化硅层和第一氮化硅层；

形成保护NMOS区的光刻胶，对PMOS区的第一氮化硅层和第一氧化硅层进行刻蚀，以在PMOS区的伪多晶硅栅极两侧形成第一氧化硅侧墙和第一氮化硅侧墙；

形成保护PMOS区的光刻胶，对NMOS区的第一氮化硅层和第一氧化硅层进行刻蚀，以在NMOS区的伪多晶硅栅极两侧形成第一氧化硅侧墙和第一氮化硅侧墙。

进一步，在PMOS区形成第一氧化硅侧墙和第一氮化硅侧墙之后，NMOS区形成第一氧化硅侧墙和第一氮化硅侧墙之前，还包括：在所述PMOS区的伪多晶硅栅极两侧的衬底中形成嵌入硅锗层。

进一步，所述的在NMOS区和PMOS区的伪多晶硅栅极两侧的第一氮化硅侧墙外依次形成第二氧化硅侧墙和第二氮化硅侧墙，包括：

在整个结构表面依次沉积第二氧化硅层和第二氮化硅层；

对整个结构表面所沉积的第二氮化硅层和第二氧化硅层进行刻蚀，以在NMOS区和PMOS区的伪多晶硅栅极两侧的第一氮化硅侧墙外形成第二氧化硅侧墙和第二氮化硅侧墙。

进一步，在形成第二氧化硅侧墙和第二氮化硅侧墙之后，去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙之前，还包括：在NMOS区和PMOS区的伪多晶硅栅极两侧的衬底上形成源/漏区，并沉积金属硅化物层。

从上述方案可以看出，本发明的半导体器件的侧墙形成方法中，在伪多晶硅栅极两侧形成了第一氧化硅侧墙-第一氮化硅侧墙-第二氧化硅侧墙-第二氮化硅侧墙的O-N-O-N结构，该结构中，第一氧化硅侧墙和第二氧化硅侧墙的厚度均远小于现有技术中所形成的氧化硅侧墙，当对该侧墙结构进行刻蚀时，虽然所采用刻蚀液或者刻蚀气体均是针对氮化硅材料的磷酸溶液或者CF₄刻蚀反应气体，但由于第一氧化硅侧墙和第二氧化硅侧墙的厚度变小，使得在刻蚀氮化硅时，较薄的第一氧化硅侧墙和第二氧化硅侧墙也易于被去除。

对本发明中的侧墙结构进行刻蚀的过程中，该侧墙结构会从第二氮化硅侧墙的顶端部分开始被刻蚀掉，进而第二氮化硅侧墙的横截面会变成上部厚度小于下部厚度的锥形；当第二氮化硅侧墙的上部被刻蚀掉之后，第二氧化硅侧墙的侧边便会露出继而可被刻蚀液和/或刻蚀气体进行刻蚀，同第二氮化硅侧墙相似，第二氧化硅侧墙的也会呈现上部厚度小于下部厚度的横截面形状；同理，若第二氧化硅侧墙上部被刻蚀掉，则第一氮化硅侧墙的侧边也会露出继而可被刻蚀液和/或刻蚀气体继续进行刻蚀，第一氮化硅侧墙也会呈现上部厚度小于下部厚度的横截面形状；若第一氮化硅侧墙上部被刻蚀掉，则第一氧化硅侧墙的侧边也会露出继而可被刻蚀液和/或刻蚀气体继续进行刻蚀，第一氧化硅侧墙也会呈现上部厚度小于下部厚度的横截面形状。这样，本发明中的侧墙结构在刻蚀过程中，其横截面形状会呈现上窄下宽的锥形，这样会使得露出侧墙结构侧边上部的氧化硅易于被刻蚀，另一方面又由于本发明中第一氧化硅侧墙和第二氧化硅侧墙较薄，使得本发明中处于侧墙结构上部的氧化硅易于去除，进而使得本发明中侧墙结构的高度可以随着刻蚀过程的进行而降低，从而避免了半导体器件制造过程中竖起侧翼的形成。

本发明中可以通过改变第一氧化硅侧墙和第二氧化硅侧墙的厚度以及刻蚀液的浓度以控制对本发明中的侧墙结构的刻蚀速度。

如上所述，本发明中的侧墙结构在刻蚀过程中的横截面形状会呈现上窄下宽的锥形，所以在对侧墙结构进行刻蚀的过程中，伪栅极结构之间的空间结构会变成顶部宽底部窄的开口形状，并且随着进一步的刻蚀，该开口形状宽度会增加，进而拓宽伪栅极结构之间的距离，而伪栅极结构之间的空间的高度会因为不会形成竖起侧翼而降低，进而减小了伪栅极结构之间空间的深宽比。在随后进行层间介质层沉积时，便不会在伪栅极结构之间的层间介质层中产生空隙。

附图说明

图1为现有的一种制造CMOS的中间过程的器件结构示意图；

图2为图1所示结构利用H₃PO₄溶液去除氮化硅后的结构变化示意图；

图3为图2所示结构沉积层间介质层之后的结构变化示意图；

图4为本发明的半导体器件的侧墙形成方法流程图；

图5为本发明中所提供的半导体器件的侧墙形成前结构示意图；

图6为本发明中沉积第一氧化硅层和第一氮化硅层后的结构示意图；

图7为本发明中在PMOS区形成第一氧化硅侧墙和第一氮化硅侧墙后的结构示意图；

图8为本发明中在PMOS区形成嵌入硅锗层后的结构示意图；

图9为本发明中在NMOS区形成第一氧化硅侧墙和第一氮化硅侧墙后的结构示意图；

图10为本发明中沉积第二氧化硅层和第二氮化硅层后的结构示意图；

图11为本发明中形成第二氧化硅侧墙和第二氮化硅侧墙后的结构示意图；

图12为本发明中对侧墙结构进行刻蚀之后的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

如图4所示，本发明的半导体器件的侧墙形成方法包括：

步骤1：提供半导体器件的侧墙形成前结构，所述侧墙形成前结构包括：衬底，所述衬底中由浅沟槽隔离结构隔离出的NMOS区和PMOS区，所述NMOS区和PMOS区上形成的伪多晶硅栅极，所述伪多晶硅栅极上沉积的硬掩膜；

步骤2：在NMOS区和PMOS区的伪多晶硅栅极两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙；

步骤3：在NMOS区和PMOS区的伪多晶硅栅极两侧的第一氮化硅侧墙外依次形成第二氧化硅侧墙和第二氮化硅侧墙；

步骤4：采用湿法刻蚀或者湿法与干法相结合的刻蚀方法，对器件表面进行刻蚀，以去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙。

其中，第一氧化硅侧墙的厚度为0~35埃，第二氧化硅侧墙的厚度为0~35埃。

以下结合半导体器件的制造过程，对本发明的半导体器件的侧墙形成方法进行具体介绍。

步骤1：如图5所示，提供半导体器件的侧墙形成前结构，该侧墙形成前结构包括衬底，所述衬底中由浅沟槽隔离结构STI隔离出NMOS区和PMOS区，所述NMOS区和PMOS区上形成有伪多晶硅栅极2，伪多晶硅栅极2上沉积有硬掩膜3。

本步骤1中的半导体器件可采用现有技术制成。其中所述衬底可以包含任何能够作为在其上构建半导体器件的基础材料，比如硅衬底，浅沟槽隔离结构STI材料如氧化硅，硬掩膜3的材料为氮化硅。现有技术中，在伪多晶硅栅极2的两侧还可形成有偏移侧墙11，偏移侧墙11的材料可以为氮化硅或者氧化硅-氮化硅的交替结构。

步骤2：在NMOS区和PMOS区的伪多晶硅栅极2的两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙，具体过程如下。

如图6所示，在整个结构表面依次沉积第一氧化硅层14’和第一氮化硅层15’；之后，如图7所示，形成保护NMOS区的光刻胶7，并对PMOS区的第一氮化硅层15’和第一氧化硅层14’进行刻蚀（图7中箭头所示），以在PMOS区的伪多晶硅栅极2两侧形成第一氧化硅侧墙14和第一氮化硅侧墙15，其中第一氧化硅侧墙14的厚度为0~35埃。对PMOS区的第一氮化硅层15’和第一氧化硅层14’进行刻蚀可采用具有定向刻蚀效果的干法刻蚀方法进行，经过刻蚀之后，去除了覆盖于PMOS区衬底表面以及覆盖于硬掩膜3之上的第一氮化硅层15’和第一氧化硅层14’，仅保留处于多晶硅栅极2两侧的第一氮化硅层15’和第一氧化硅层14’以形成所述第一氧化硅侧墙14和第一氮化硅侧墙15。

在PMOS区的伪多晶硅栅极2两侧形成第一氧化硅侧墙14和第一氮化硅侧墙15之后，便可在PMOS区的伪多晶硅栅极2两侧的衬底中形成嵌入硅锗层4，如图8所示。

之后，如图9所示，去除保护NMOS区的光刻胶7，并在PMOS区形成保护PMOS区的光刻胶7，对NMOS区的第一氧化硅层14’和第一氮化硅层15’进行刻蚀，以在NMOS区的伪多晶硅栅极2的两侧形成第一氧化硅侧墙14和第一氮化硅侧墙15，与前述PMOS区中的第一氧化硅侧墙14和第一氮化硅侧墙15相同，NMOS区中形成的第一氧化硅侧墙14的厚度为0~35埃。在NMOS区的伪多晶硅栅极2的两侧形成第一氧化硅侧墙14和第一氮化硅侧墙15之后便可以去除保护PMOS区的光刻胶7。

步骤3：在NMOS区和PMOS区的伪多晶硅栅极2两侧的第一氮化硅侧墙15外依次形成第二氧化硅侧墙和第二氮化硅侧墙，具体过程如下。

如图10所示，在整个结构表面依次沉积第二氧化硅层16’和第二氮化硅层17’；之后，如图11所示，对整个结构表面所沉积的第二氧化硅层16’和第二氮化硅层17’进行刻蚀（图11中箭头所示），以在NMOS区和PMOS区的伪多晶硅栅极2两侧的第一氮化硅侧墙15外形成第二氧化硅侧墙16和第二氮化硅侧墙17，其中第二氧化硅侧墙16的厚度为0~35埃。该刻蚀过程可采用具有定向刻蚀效果的干法刻蚀方法进行，经过刻蚀之后，去除了覆盖于衬底表面以及覆盖于硬掩膜3之上的第二氮化硅层17’和第二氧化硅层16’，仅保留处于多晶硅栅极2两侧的第二氮化硅层17’和第二氧化硅层16’以形成所述第二氧化硅侧墙16和第二氮化硅侧墙17。

本步骤3中，可以不必执行第二氧化硅层16’的沉积过程，因为在之前的步骤2中，经过其中的刻蚀过程以及对光刻胶7的去除过程后，会在整个器件结构表面形成一层氧化硅层，该氧化硅层既可作为第二氧化硅层16’。

本步骤3之后，便可以在NMOS区和PMOS区的伪多晶硅栅极2两侧的衬底上形成源/漏区，并沉积金属硅化物层。

步骤4：采用湿法刻蚀或者湿法与干法相结合的刻蚀方法，对器件表面进行刻蚀，以去除硬掩膜3、部分第二氮化硅侧墙17、部分第二氧化硅侧墙16、部分第一氮化硅侧墙15和部分第一氧化硅侧墙14，具体过程如下。

如图11所示，处于侧墙结构顶角处的材料，因为其位置同时面对于侧边和顶边，所以无论采用湿法刻蚀或者采用湿法干法相结合的方式对侧墙结构进行刻蚀以实现部分去除时，处于侧墙结构顶角处的材料会同时受到侧边和顶边刻蚀液或者刻蚀气体的腐蚀，进而使处于顶角处的材料的刻蚀速率大于其他位置的刻蚀速率；处于侧墙结构底部靠近衬底的材料，由于其仅能受到衬底以上的刻蚀液或者刻蚀气体的腐蚀，因而其刻蚀速率小于其他位置的刻蚀速率。由于原因的存在，在本步骤4中，刻蚀过程中的侧墙结构的剖面会形成顶部窄底部宽的锥形形状。

在本步骤4中，刻蚀液采用磷酸溶液，刻蚀反应气体采用CF₄，均对氮化硅的刻蚀速率较大而对氧化硅的刻蚀速率较小。在刻蚀过程中，刻蚀液或者刻蚀气体会对包括侧墙结构、伪多晶硅栅极2和硬掩膜3在内的整个伪多晶硅栅极结构进行刻蚀。

对于该伪多晶硅栅极结构的顶部来说，在逐渐去除硬掩膜3的同时，也在逐渐的去除侧墙结构的顶层，因为该侧墙结构为偏移侧墙11、第一氧化硅侧墙14、第一氮化硅侧墙15、第二氧化硅侧墙16、第二氮化硅侧墙17的多层结构，虽然其中包含了第一氧化硅侧墙14和第二氧化硅侧墙16，而刻蚀液以及刻蚀反应气体均对氮化硅的刻蚀速率较大而对氧化硅的刻蚀速率较小，但是该第一氧化硅侧墙14和第二氧化硅侧墙16的厚度很小（0~35埃），因此从顶部对侧墙结构进行刻蚀时，第一氧化硅侧墙14和第二氧化硅侧墙16对刻蚀的阻挡作用并不显著。

对于该伪多晶硅栅极结构的侧边来说，首先收到腐蚀去除的是第二氮化硅侧墙17的顶部，并且第二氮化硅侧墙17从顶部到底部的刻蚀速度逐渐降低，因此在刻蚀过程中，首先会使得第二氮化硅侧墙17呈现顶部窄底部宽的锥形形状。当第二氮化硅侧墙17顶部被刻蚀掉之后，第二氧化硅侧墙16的顶部侧边便暴露于刻蚀液或者刻蚀反应气体中，此时第二氧化硅侧墙16的顶部便会同时受到上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀，进而加速了第二氧化硅侧墙16顶部的刻蚀速度，使得第二氧化硅侧墙16也变成了顶部窄底部宽的形状，与此同时第二氮化硅侧墙17仍然受到其上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀而由上而下的逐渐被去除。当第二氧化硅侧墙16顶部被刻蚀掉之后，第一氮化硅侧墙15的顶部侧边便暴露于刻蚀液或者刻蚀反应气体中，此时第一氮化硅侧墙15的顶部便会同时受到上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀，进而加速了第一氮化硅侧墙15顶部的刻蚀速度，使得第一氮化硅侧墙15也变成了顶部窄底部宽的形状，与此同时第二氧化硅侧墙16、第二氮化硅侧墙17仍然受到其上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀而由上而下的逐渐被去除。当第一氮化硅侧墙15顶部被刻蚀掉之后，第一氧化硅侧墙14的顶部侧边便暴露于刻蚀液或者刻蚀反应气体中，此时第一氧化硅侧墙14的顶部便会同时受到上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀，进而加速了第一氧化硅侧墙14顶部的刻蚀速度，使得第一氧化硅侧墙14也变成了顶部窄底部宽的形状，与此同时第一氮化硅侧墙15、第二氧化硅侧墙16、第二氮化硅侧墙17仍然受到其上部和侧边的刻蚀液或者刻蚀反应气体的腐蚀而由上而下的逐渐被去除。

因为刻蚀液和刻蚀反应气体是针对氮化硅材料的，其对氧化硅的刻蚀速率很低，所以对第二氧化硅侧墙16的刻蚀速率较慢，进而使得第一氮化硅侧墙15顶部的去除会受制于第二氧化硅侧墙16去除速度的影响，而第二氧化硅侧墙16去除速度又受制于第二氧化硅侧墙16的厚度和刻蚀液的浓度，所以第一氮化硅侧墙15的去除会受制于第二氧化硅侧墙16的厚度和刻蚀液的浓度；同样道理，偏移侧墙11的刻蚀也会受制于第一氧化硅侧墙14的厚度和刻蚀液的浓度。由此可见，本发明中可通过调整第一氧化硅侧墙14和第二氧化硅侧墙16的厚度以及刻蚀液的浓度，以调整整个侧墙结构刻蚀速度，进而可使得当硬掩膜3被刻蚀去除时，如图12所示，由偏移侧墙11、第一氧化硅侧墙14、第一氮化硅侧墙15、第二氧化硅侧墙16、第二氮化硅侧墙17所组成的多层结构的侧墙结构能够被刻蚀成理想的形状，避免图2、图3中竖起侧翼5的出现，并且由于侧墙结构顶角处的刻蚀速率较快，进而使得包括伪多晶硅栅极2和侧墙结构在内的伪多晶硅栅极结构之间的空间呈现如图12所示的顶部开口大于底部的形状。

在本步骤4中，伪多晶硅栅极2的两侧的偏移侧墙11也会随着刻蚀过程的进展而被部分的刻蚀掉。若伪多晶硅栅极2仅由氮化硅组成，则其直接可由刻蚀液或者刻蚀反应气体去除；若伪多晶硅栅极2的结构为氧化硅-氮化硅的交替结构，其中的氧化硅厚度很小，也能够被刻蚀液或者刻蚀反应气体去除，并不影响本发明所形成的结构。

由于本发明中不会出现竖起侧翼5，使得伪多晶硅栅极结构之间的空间深宽比得以减小，且伪多晶硅栅极结构之间的空间呈现顶部开口大于底部的形状。该结构形状，为后续半导体制造过程中应力的引入以及层间介质层的沉积创造了良好的器件结构条件，并且所沉积的层间介质层不会产生图3中所示的空隙61，对后期的CMP过程乃至接触孔的制造奠定了良好的条件基础。

以上所述中，未加详细介绍的工艺过程以及技术参数均可从现有技术中获得。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种半导体器件的侧墙形成方法，其特征在于，包括：

采用湿法刻蚀或者湿法与干法相结合的刻蚀方法，对器件表面进行刻蚀，以去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙，以形成顶部窄底部宽的锥形形状的侧墙结构剖面；其中，

所述的在NMOS区和PMOS区的伪多晶硅栅极两侧依次形成第一氧化硅侧墙和第一氮化硅侧墙，包括：

在整个结构表面依次沉积第一氧化硅层和第一氮化硅层；

2.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，所述第一氧化硅侧墙厚度为0～35埃。

3.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，所述第二氧化硅侧墙厚度为0～35埃。

4.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，所述湿法为采用磷酸H₃PO₄溶液作为刻蚀液，所述干法采用CF₄作为刻蚀反应气体。

5.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，在PMOS区形成第一氧化硅侧墙和第一氮化硅侧墙之后，NMOS区形成第一氧化硅侧墙和第一氮化硅侧墙之前，还包括：在所述PMOS区的伪多晶硅栅极两侧的衬底中形成嵌入硅锗层。

6.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，所述的在NMOS区和PMOS区的伪多晶硅栅极两侧的第一氮化硅侧墙外依次形成第二氧化硅侧墙和第二氮化硅侧墙，包括：

在整个结构表面依次沉积第二氧化硅层和第二氮化硅层；

7.根据权利要求1所述的半导体器件的侧墙形成方法，其特征在于，在形成第二氧化硅侧墙和第二氮化硅侧墙之后，去除硬掩膜、部分第二氮化硅侧墙、部分第二氧化硅侧墙、部分第一氮化硅侧墙和部分第一氧化硅侧墙之前，还包括：在NMOS区和PMOS区的伪多晶硅栅极两侧的衬底上形成源/漏区，并沉积金属硅化物层。