CN114038752A - 一种高压mosfet器件及其制造方法 - Google Patents
一种高压mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN114038752A CN114038752A CN202111175352.7A CN202111175352A CN114038752A CN 114038752 A CN114038752 A CN 114038752A CN 202111175352 A CN202111175352 A CN 202111175352A CN 114038752 A CN114038752 A CN 114038752A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- gate
- wall structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 139
- 238000000034 method Methods 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000007517 polishing process Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 101000611655 Homo sapiens Prolactin regulatory element-binding protein Proteins 0.000 description 2
- 102100040658 Prolactin regulatory element-binding protein Human genes 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种高压MOSFET器件及其制造方法，提供衬底，衬底表面形成有界面层，界面层上方形成有由多晶硅栅和硬质掩膜层叠加而成的伪栅结构，硬质掩模层包括上层氧化层和下层氮化层；在伪栅结构中形成位于界面层上的若干间隙；在伪栅结构的侧壁上形成侧墙结构；形成具有间隙和侧墙结构图案的光刻胶层；以光刻胶层为掩膜，采用第一次干法刻蚀工艺去除氧化层以及覆盖间隙和侧墙结构的部分光刻胶层，形成牛角状结构；采用第二次干法刻蚀工艺去除剩余的光刻胶层；采用湿法刻蚀工艺去除氮化层；形成接触孔刻蚀停止层；沉积形成层间介质层；采用化学机械研磨工艺进行平坦化。本发明提高了金属栅的高度和高度一致性，进而提高了器件的电学性能和良率。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种高压MOSFET器件及其制造方法。
背景技术
随着器件尺寸的不断减小，对于32纳米以下特别是28nm以下工艺节点的高压(HV)COMS器件来说，通常采用后栅工艺形成金属栅。在后栅工艺中，伪栅平坦化工艺主要通过化学机械研磨(CMP)制程来实现，包括步骤：形成伪栅结构，之后形成氮化物侧墙，再沉积一层层间介质层(ILD)，之后通过CMP来形成统一的伪栅高度，保证后续金属栅的形成。如图1所示，图1显示为现有技术IDO CMP完成后器件的结构示意图。可以看出，完成标记10对应的CMP之后，伪栅结构顶端产生较大的凹陷11。凹陷11会导致后续金属栅高度一致性和完整性较差，进而对器件的性能产生影响。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种高压MOSFET器件及其制造方法，以提高金属栅的高度和高度一致性。
本发明提供一种高压MOSFET器件的制造方法，包括以下步骤：
步骤一、提供衬底，所述衬底表面形成有界面层，所述界面层上方形成有由多晶硅栅和硬质掩膜层叠加而成的伪栅结构，所述硬质掩模层包括上层氧化层和下层氮化层；
步骤二、在所述伪栅结构中形成位于所述界面层上方的若干间隙；
步骤三、在所述伪栅结构的侧壁上形成侧墙结构，所述侧墙结构为多层堆叠结构，包括外层氮化层；
步骤四、采用光刻工艺形成具有所述间隙和所述侧墙结构图案的光刻胶层；
步骤五、以所述光刻胶层为掩膜，采用第一次干法刻蚀工艺去除所述氧化层以及覆盖所述间隙和所述侧墙结构的部分所述光刻胶层，形成牛角状结构；
步骤六、采用第二次干法刻蚀工艺去除剩余的所述光刻胶层；
步骤七、采用湿法刻蚀工艺去除所述氮化层和所述侧墙结构的外层氮化层；
步骤八、形成接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙结构侧面、所述间隙表面以及所述界面层表面；
步骤九、在所述接触孔刻蚀停止层上沉积形成层间介质层，所述层间介质层的上表面高于所述侧墙结构的顶部表面；
步骤十、采用化学机械研磨工艺进行平坦化，所述平坦化以所述牛角状结构为停止层，所述平坦化后所述层间介质层表面与所述牛角状结构表面相平。
优选地，步骤一中所述衬底为硅衬底。
优选地，步骤二中通过所述伪栅结构的构图，在所述伪栅结构中形成若干间隙。
优选地，步骤三中所述侧墙结构的材料为氧化硅或氮化硅。
优选地，步骤八中所述接触孔刻蚀停止层的材料为氮化硅。
优选地，步骤九中所述层间介质层为采用HARP工艺生长的氧化硅。
优选地，该方法还包括进行化学机械研磨工艺使所述多晶硅栅顶部表面裸露。
优选地，该方法还包括去除所述多晶硅栅并沉积形成金属栅。
本发明还提供一种高压MOSFET器件，包括：
衬底；
形成于所衬底表面的界面层；
形成于所述界面层上方的金属栅；
形成于所述金属栅中且位于所述界面层上的若干间隙；
形成于所述金属栅侧壁的侧墙结构；
覆盖在所述侧墙结构侧面、所述间隙表面以及所述界面层表面的接触孔刻蚀停止层；以及
层间介质层。
本发明的高压MOSFET器件及其制造方法，在现有技术的基础上，通过修改光刻胶回刻工艺(PREB,即Photo Resistor Etch Back)中光阻(PR)的覆盖位置，进行两次干法刻蚀以去除光刻胶从而在侧墙结构处形成牛角状结构，此结构可减小ILD CMP工艺中对伪栅结构的高度损失，并且提高一致性，使得后续形成的金属栅具有较高的高度和高度一致性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为在现有技术IDO CMP完成后的器件结构示意图；
图2显示为本发明实施例的高压MOSFET器件的制造方法的流程图；
图3-图12显示为本发明实施例的高压MOSFET器件的制造方法各步骤中的器件结构示意图；
图13显示为本发明实施例的高压MOSFET器件的制造方法形成的器件结构示意图；
图14显示为本发明实施例的高压MOSFET器件的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
28nm高压MOSFET器件具有高压、大电流、驱动能力强的特性，需要采用大的栅极尺寸，在在后栅工艺中，为了解决由于金属栅面积较大，金属栅CMP工艺制程可控性较差而导致的金属栅高度严重损失的问题，在伪栅结构的多晶硅中插入间隙(Slot)，从而提升金属栅CMP制程的可控性，解决金属栅的高度损失严重的问题。但其还不足以完全解决，尤其当器件栅极CD大于8um时，单单通过在伪栅结构的多晶硅中插入间隙(Slot)，并不能抵消由于ILD CMP工艺制程导致的栅极高度严重损失以及栅极高度均一性差。由此，本发明提出一种高压MOSFET器件及其制造方法，用于解决由于ILD0 CMP工艺制程而导致的栅极高度严重损失，栅极高度一致性较差的问题。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
如图2所示，是本发明实施例高压MOSFET器件的制造方法的流程图；如图3至图12所示，是本发明实施例高压MOSFET器件的制造方法各步骤中的器件结构示意图；本发明实施例的高压MOSFET器件的制造方法包括如下步骤：
步骤一、如图3所示，提供衬底1，所述衬底表面形成有界面层2，所述界面层2上方形成有由多晶硅栅31和硬质掩膜层叠加而成的伪栅结构，所述硬质掩模层包括上层氧化层33和下层氮化层32。
本发明实施例中，衬底1为硅衬底，在衬底1内还形成有浅沟槽隔离结构(图中未示出)，所述浅沟槽隔离结构用于隔离不同的晶体管，防止不同晶体管之间电学连接，所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。界面层2的材料包括硅氧化物(SiOx)，可以采用原子层沉积技术(ALD)、金属氧化物化学气相沉积技术(MOCVD)或物理气相沉积技术(PVD)等使用氧化剂(例如臭氧或水)进行反应生成。
本发明实施例中，伪栅结构的形成过程为：形成界面层2和多晶硅栅31；形成氮化层32和氧化层33叠加的硬质掩模层；光刻刻蚀多晶硅栅31和硬质掩模层形成伪栅结构。
步骤二，如图4所示，在伪栅结构中形成位于界面层2上方的若干间隙4。
在制备大尺寸器件时，为了解决由于金属栅极面积较大，导致金属栅CMP工艺可控性较差，进而造成金属栅高度严重损失的问题，在多晶硅栅中插入间隙。本发明实施例中,间隙4在伪栅结构中均匀分布，间距为1um、宽度为0.1um，间隙4可通过伪栅结构的构图，在伪栅结构中形成间隙4。
当然，间隙4也可为其他分布，可根据需求而定，也可通过其他方法形成。
步骤三，如图5所示，在伪栅结构的侧壁上形成侧墙结构5，所述侧墙结构5为多层堆叠结构，包括外层氮化层。
本发明实施例中，间隙4将伪栅结构平均分成若干个小伪栅结构，在所述若干个小伪栅结构的侧壁上形成侧墙结构5。
侧墙结构5的形成过程为：形成覆盖衬底1和伪栅结构的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在伪栅结构5的侧壁上形成侧墙结构5。
本发明实施例中，侧墙结构5的材料为氧化硅或氮化硅。侧墙结构5为多层(大于等于两层)堆叠结构(图中未示出)，最外层为氮化层。较佳地，侧墙结构5可以为氮化层/氧化层/氮化层的结构设置。
步骤四，如图6所示，采用光刻工艺形成具有间隙4和侧墙结构5图案的光刻胶层6。
本发明实施例中，该具有间隙4和侧墙结构5图案的光刻胶层6可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。此外，为了增强光刻胶层的光吸收率，可以在旋涂光刻胶之前形成底部抗反射涂层等。光刻胶图案6暴露出位于多晶栅31顶部上方的所述上层氧化层33，而覆盖间隙4和侧墙结构5。
步骤五，如图7所示，以所述光刻胶层6为掩膜，采用第一次干法刻蚀工艺去除上层氧化层33以及覆盖所述间隙4和所述侧墙结构5的部分所述光刻胶层6，形成牛角状结构9。
本发明实施例中，采用第一次干法刻蚀工艺，对暴露出的位于多晶栅31顶部上方的上层氧化层33进行刻蚀，所述刻蚀工艺以硬质掩膜层的下层氮化层32为停止层，形成的牛角状结构如图7中实线圈9所示。
本发明实施例中，牛角状结构9可减小ILD0 CMP制程中对多晶硅栅的损失、提升栅极高度。
步骤六，如图8所示，采用第二次干法刻蚀工艺去除剩余的所述光刻胶层6。
本发明实施例中，通过进行两次干法刻蚀工艺进行光刻胶层6的去除，从而确保光刻胶层6被完全去除。
步骤七，如图9所示，采用湿法刻蚀工艺去除下层氮化层32和侧墙结构5的外层氮化层。
本发明实施例中，采用湿法刻蚀工艺。在其它实施例中，本领域技术人员可以采用本领域其它的刻蚀方法。
步骤八，如图10所示，形成接触孔刻蚀停止层7，所述接触孔刻蚀停止层7覆盖在多晶硅栅31表面、侧墙结构5侧面、间隙4表面以及界面层2表面。
本发明实施例中，接触孔刻蚀停止层7的材料为氮化硅。
步骤九，如图11所示，在接触孔刻蚀停止层7上沉积形成层间介质层8，所述层间介质层8高于所述侧墙结构5的顶部表面。
本发明实施例中，层间介质层8为采用采用高深宽比工艺(High Aspect RatioProcess，HARP)工艺生长的氧化硅。
在形成层间介质层8之前，还包括：以所述伪栅结构和侧墙结构5为掩膜，对所述伪栅结构和侧墙结构5两侧的衬底1进行离子注入，在所述伪栅结构和侧墙结构5两侧的衬底内形成源/漏区。
步骤十，如图12所示，采用化学机械研磨工艺进行平坦化，平坦化以牛角状结构为停止层，平坦化后层间介质层8表面与牛角状结构表面相平。
具体地，如图13所示，本发明实施例中，由于牛角状结构9的存在，对所述层间介质层8进行化学机械研磨，但并未将位于多晶硅栅31上方的层间介质层8全部去除，而且不会对多晶硅栅31产生研磨损失。也即，牛角状结构9保护多晶硅栅31不受高度损失，并且高度具有一致性。
本发明实施例中，该方法还包括：进行化学机械研磨工艺使所述多晶硅栅顶部表面裸露；
去除所述多晶硅栅并沉积形成金属栅。
去除所述多晶硅栅31的工艺通常称为多晶硅伪栅去除(Dummy Poly Remove，DPR)工艺，通常采用干法刻蚀加湿法刻蚀的工艺完成。
在所述多晶硅栅31的去除区域填充金属形成金属栅，由所述栅介质层和所述金属栅叠加形金属栅极结构。
本发明的高压MOSFET的制造方法，相比现有技术，通过修改光刻胶回刻工艺(PREB,即Photo Resistor Etch Back)中光阻(PR)的覆盖位置，形成具有间隙和侧墙结构图案的光刻胶层，采用第一次干法刻蚀工艺去除硬质掩膜层的上层氧化层以及覆盖间隙和侧墙结构的光刻胶层形成牛角状结构，从而减小后续ILD CMP工艺中对伪栅结构的高度损失，并且提高一致性，使得后续形成的金属栅具有较高的高度和高度一致性。
图14显示为本发明实施例的高压MOSFET器件的结构示意图。如图14所示，包括衬底1、形成于所衬底表面的界面层2、位于界面层2上方的金属珊3、形成于金属珊3中且位于位于界面层2上的间隙4、形成于所述金属栅侧面的侧墙结构5，覆盖在所述侧墙结构5侧面、所述间隙4表面以及所述界面层2表面的接触孔刻蚀停止层7以及层间介质层8。
另外，本发明实施例的高压MOSFET器件还包括在衬底1内形成的浅沟槽隔离结构10。
本发明实施例通过形成牛角状结构9，解决了由于ILD0 CMP工艺制程导致的栅极高度严重损失，栅极高度一致性较差的问题，有效实现了ILD CMP工艺可控和提升了金属栅高度和高度一致性，提升了器件性能。
应当理解，许多其他层也可以存在，例如间隔元件和/或其他合适的部件，为了简化，图示中予以省略。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种高压MOSFET器件的制造方法，其特征在于，包括以下步骤：
步骤一、提供衬底，所述衬底表面形成有界面层，所述界面层上方形成有由多晶硅栅和硬质掩膜层叠加而成的伪栅结构，所述硬质掩模层包括上层氧化层和下层氮化层；
步骤二、在所述伪栅结构中形成位于所述界面层上方的若干间隙；
步骤三、在所述伪栅结构的侧壁上形成侧墙结构，所述侧墙结构为多层堆叠结构，包括外层氮化层；
步骤四、采用光刻工艺形成具有所述间隙和所述侧墙结构图案的光刻胶层；
步骤五、以所述光刻胶层为掩膜，采用第一次干法刻蚀工艺去除所述氧化层以及覆盖所述间隙和所述侧墙结构的部分所述光刻胶层，形成牛角状结构；
步骤六、采用第二次干法刻蚀工艺去除剩余的所述光刻胶层；
步骤七、采用湿法刻蚀工艺去除所述氮化层和所述侧墙结构的外层氮化层；
步骤八、形成接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述多晶硅栅表面、所述侧墙结构侧面、所述间隙表面以及所述界面层表面；
步骤九、在所述接触孔刻蚀停止层上沉积形成层间介质层，所述层间介质层的上表面高于所述侧墙结构的顶部表面；
步骤十、采用化学机械研磨工艺进行平坦化，所述平坦化以所述牛角状结构为停止层，所述平坦化后所述层间介质层表面与所述牛角状结构表面相平。
2.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，步骤一中所述衬底为硅衬底。
3.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，步骤二中通过所述伪栅结构的构图，在所述伪栅结构中形成若干间隙。
4.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，步骤三中所述侧墙结构的材料为氧化硅或氮化硅。
5.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，步骤八中所述接触孔刻蚀停止层的材料为氮化硅。
6.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，步骤九中所述层间介质层为采用HARP工艺生长的氧化硅。
7.根据权利要求1所述的高压MOSFET器件的制造方法，其特征在于，该方法还包括：进行化学机械研磨工艺使所述多晶硅栅顶部表面裸露。
8.根据权利要求7所述的高压MOSFET器件的制造方法，其特征在于，该方法还包括：去除所述多晶硅栅并沉积形成金属栅。
9.一种采用权利要求1至8中任一项所述高压MOSFET器件的制造方法形成的高压MOSFET器件，其特征在于，包括：
衬底；
形成于所衬底表面的界面层；
形成于所述界面层上方的金属栅；
形成于所述金属栅中且位于所述界面层上的若干间隙；
形成于所述金属栅侧壁的侧墙结构；
覆盖在所述侧墙结构侧面、所述间隙表面以及所述界面层表面的接触孔刻蚀停止层；以及
层间介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111175352.7A CN114038752A (zh) | 2021-10-09 | 2021-10-09 | 一种高压mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111175352.7A CN114038752A (zh) | 2021-10-09 | 2021-10-09 | 一种高压mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038752A true CN114038752A (zh) | 2022-02-11 |
Family
ID=80134783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111175352.7A Pending CN114038752A (zh) | 2021-10-09 | 2021-10-09 | 一种高压mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038752A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111865A (ja) * | 1997-09-30 | 1999-04-23 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US20100087055A1 (en) * | 2008-10-06 | 2010-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
| CN103515321A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的侧墙形成方法 |
| CN104716186A (zh) * | 2014-01-16 | 2015-06-17 | 黎茂林 | 平面型场效应晶体管及制造方法、电荷保持 |
| CN106910737A (zh) * | 2015-12-23 | 2017-06-30 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| US9748144B1 (en) * | 2016-04-26 | 2017-08-29 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| CN108389897A (zh) * | 2018-02-02 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 栅极侧墙及其形成方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| CN110391184A (zh) * | 2019-07-24 | 2019-10-29 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| CN113394087A (zh) * | 2021-05-25 | 2021-09-14 | 上海华力集成电路制造有限公司 | 后栅工艺中伪栅平坦化方法 |
-
2021
- 2021-10-09 CN CN202111175352.7A patent/CN114038752A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111865A (ja) * | 1997-09-30 | 1999-04-23 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US20100087055A1 (en) * | 2008-10-06 | 2010-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
| CN103515321A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的侧墙形成方法 |
| CN104716186A (zh) * | 2014-01-16 | 2015-06-17 | 黎茂林 | 平面型场效应晶体管及制造方法、电荷保持 |
| CN106910737A (zh) * | 2015-12-23 | 2017-06-30 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| US9748144B1 (en) * | 2016-04-26 | 2017-08-29 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| CN108389897A (zh) * | 2018-02-02 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 栅极侧墙及其形成方法 |
| CN108493159A (zh) * | 2018-04-13 | 2018-09-04 | 上海华力集成电路制造有限公司 | 栅极的制造方法 |
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
| CN110379705A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| CN110391184A (zh) * | 2019-07-24 | 2019-10-29 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
| CN113394087A (zh) * | 2021-05-25 | 2021-09-14 | 上海华力集成电路制造有限公司 | 后栅工艺中伪栅平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058161B2 (en) | Recessed STI for wide transistors | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| US7601589B2 (en) | Method of manufacturing flash memory device | |
| KR20130036553A (ko) | 반도체 소자의 제조 방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| US20040110377A1 (en) | Method of forming a contact in a semiconductor device | |
| US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114038752A (zh) | 一种高压mosfet器件及其制造方法 | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| TW202205530A (zh) | 半導體結構及其製造方法 | |
| US6541342B2 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR20080074486A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| TWI297525B (en) | Method for forming semiconductor shallow trench isolation | |
| US7078314B1 (en) | Memory device having improved periphery and core isolation | |
| KR20090002655A (ko) | 반도체 소자 제조 방법 | |
| KR20110067844A (ko) | 반도체 소자의 제조 방법 | |
| KR20080002487A (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| KR100723769B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100624913B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100870293B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN114334817A (zh) | 半导体结构及其形成方法 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |