KR100680948B1 - 반도체 소자의 스토리지 노드 콘택 형성방법 - Google Patents
반도체 소자의 스토리지 노드 콘택 형성방법 Download PDFInfo
- Publication number
- KR100680948B1 KR100680948B1 KR1020040056757A KR20040056757A KR100680948B1 KR 100680948 B1 KR100680948 B1 KR 100680948B1 KR 1020040056757 A KR1020040056757 A KR 1020040056757A KR 20040056757 A KR20040056757 A KR 20040056757A KR 100680948 B1 KR100680948 B1 KR 100680948B1
- Authority
- KR
- South Korea
- Prior art keywords
- landing plug
- storage node
- poly
- node contact
- gate
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 108010011935 Poly 18 antigen Proteins 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
본 발명은 랜딩 플러그 폴리와 스토리지 노드 콘택간 오정렬을 방지하면서 접촉 저항을 개선시킬 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 스토리지 노드 콘택 형성방법은, 게이트와 소오스/드레인 영역이 형성된 반도체 기판을 제공하는 단계와, 상기 게이트들 사이에 랜딩 플러그 폴리를 형성하는 단계와, 상기 랜딩 플러그 폴리 및 게이트를 포함한 기판 전면 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 식각하여 랜딩 플러그 폴리를 노출시키는 스토리지 노드 콘택홀을 형성하는 단계와, 상기 스토리지 노드 콘택홀에 의해 노출된 랜딩 플러그 폴리를 제거하는 단계와, 상기 랜딩 플러그 폴리가 제거된 부위 및 그 상부의 스토리지 노드 콘택홀 내에 폴리실리콘막을 매립시키는 단계를 포함하는 것을 특징으로 한다.
Description
도 1a 내지 도 1d는 종래의 반도체 소자의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호의 설명*
21 : 기판 22 : 소자분리막
23a : 게이트 절연막 23b : 게이트 도전막
23c : 하드마스크 질화막 23 : 게이트
24 : 스페이서 25 : 소오스/드레인 영역
26 : 산화막 27 : 제1층간절연막
28 : 랜딩 플러그 폴리 29 : 제2층간절연막
30 : 스토리지 노드 콘택
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 랜딩 플러그 폴리와 스토리지 노드 콘택간 오정렬을 방지하면서 접촉 저항을 개선시킬 수 있는 스토리지 노드 콘택 형성방법에 관한 것이다.
반도체 소자의 고집적화로 인해 패턴 형성 면적이 감소되고 단차가 증가됨에 따라 스토리지 노드와 기판간의 콘택에 어려움이 초래되었다. 이에, 고단차에 기인하는 공정 상의 어려움을 해결하기 위해, 즉, 스토리지 노드와 기판간의 콘택 마진을 확보하기 위해, 상기 스토리지 노드의 형성 전에 스토리지 노드 콘택을 형성하는 기술이 보편화되었다.
이하에서는 종래의 스토리지 노드 콘택 형성방법을 도 1a 내지 도 1d를 참조하여 설명하도록 한다.
도 1a를 참조하면, 소자분리막(12)이 형성된 반도체 기판(11) 상에 게이트 절연막(13a)과 게이트 도전막(13b) 및 하드마스크 질화막(13c)를 차례로 형성하고, 이들을 패터닝하여 게이트(13)를 형성한다. 그 다음, 상기 게이트(13)의 양측벽에 스페이서(14)를 형성한 후, 상기 스페이서(14)를 포함한 게이트(13) 양측의 기판 표면 내에 소오스/드레인 영역(15)을 형성한다.
다음으로, 기판 결과물 상에 제1층간절연막(17)을 증착한 후, 그 표면을 평탄화시키고, 이어서, 상기 표면 평탄화가 이루어진 제1층간절연막(17)을 식각하여 수 개의 게이트(13) 및 게이트들(13) 사이의 기판 영역을 동시에 노출시키는 콘택홀(Landing Plug Contact)을 형성한다. 그런다음, 상기 콘택홀을 매립하도록 제1층간절연막(17) 상에 폴리실리콘막을 증착한 후, 상기 게이트(13)의 하드마스크 질화 막(13c)이 노출될 때까지 상기 폴리실리콘막과 제1층간절연막(17)을 CMP(Chemical Mechanical Polishing)하여 게이트들(13) 사이의 기판 영역들 상에 랜딩 플러그 폴리(18)를 형성한다.
도 1b를 참조하면, 상기 랜딩 플러그 폴리(18) 및 게이트(13)를 포함한 기판 전면 상에 공지의 공정에 따라 특정 랜딩 플러그 콘택과 연결되는 비트라인(도시안됨)을 형성한다. 그런다음, 상기 비트라인을 덮도록 기판 결과물 상에 제2층간절연막(19)을 증착한 후, 그 표면을 평탄화시킨다.
도 1c를 참조하면, 공지의 공정에 따라 제2층간절연막(19)을 식각하여 랜딩 플러그 폴리(18)를 노출시키는 스토리지 노드 콘택홀(H)을 형성한다.
도 1d를 참조하면, 상기 스토리지 노드 콘택홀(H) 내에 폴리실리콘막을 매립하여 스토리지 노드 콘택(20)을 형성한다.
그러나, 전술한 바와 같은 종래의 스토리지 노드 콘택 형성방법은 반도체 소자가 고집적화되면서 콘택 면적이 축소됨에 따라 랜딩 플러그 폴리와 스토리지 노드 콘택간 정렬이 어려운 문제가 있고, 또한, 랜딩 플러그 폴리와 스토리지 노드 콘택간 접촉 저항이 증가되는 문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 랜딩 플러그 폴리와 스토리지 노드 콘택간의 오정렬을 방지하면서 접촉 저항을 개선시킬 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위해서, 본 발명은, 게이트와 소오스/드레인 영역이 형성된 반도체 기판을 제공하는 단계; 상기 게이트들 사이에 랜딩 플러그 폴리를 형성하는 단계; 상기 랜딩 플러그 폴리 및 게이트를 포함한 기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 랜딩 플러그 폴리를 노출시키는 스토리지 노드 콘택홀을 형성하는 단계; 상기 스토리지 노드 콘택홀에 의해 노출된 랜딩 플러그 폴리를 게이트의 손상이 최소화되도록 낮은 바이어스 특성을 가진 고선택비의 폴리 식각 공정으로 제거하는 단계; 및 상기 랜딩 플러그 폴리가 제거된 부위 및 그 상부의 스토리지 노드 콘택홀 내에 폴리실리콘막을 매립시키는 단계를 포함하는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공한다.
여기서, 상기 폴리 식각 공정은 유도 결합형 플라즈마를 이용하여 수행한다. 아울러, 상기 고선택비의 폴리 식각 공정은 Cl2 및 HBr 가스를 이용하여 수행한다.
상기 랜딩 플러그 폴리를 형성하는 단계 전, 게이트들 사이의 기판 표면에 산화막을 형성하여 고선택비의 폴리 식각 공정시 기판 식각이 방지되도록 한다.
또한, 상기 랜딩 플러그 폴리 제거 후, 그리고, 상기 폴리실리콘막 매립 전, 게이트의 측벽에 질화막 스페이서를 형성하고, 질화막 스페이서가 형성된 기판 결과물을 세정하며, 상기 질화막 스페이서는 10㎚ 이하의 두께로 형성한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 2a를 참조하면, 소자분리막(22)이 형성된 반도체 기판(21) 상에 게이트 절연막(23a)과 게이트 도전막(23b) 및 하드 마스크 질화막(23c)를 형성하고, 이들을 패터닝하여 게이트(23)를 형성한다. 그 다음, 상기 기판 전면상에 절연막을 증착하고 이를 블랭킷식각하여 게이트(23)의 양측벽에 스페이서(24)를 형성한 후, 상기 스페이서(24)를 포함한 게이트(23) 양측의 기판 표면 내에 불순물을 이온주입하여 소오스/드레인 영역(25)을 형성한다.
다음으로, 스페이서(24) 사이의 공간이 매립되도록 기판 결과물 상에 제1층간절연막(27)을 증착하고, 그 표면을 평탄화시킨다. 이어서, 표면 평탄화가 이루어진 제1층간절연막(27)을 식각하여 수 개의 게이트(23) 및 게이트들 사이의 기판 영역을 동시에 노출시키는 콘택홀(Landing Plug Contact)을 형성한다. 그런 다음, 상기 콘택홀이 형성된 기판 표면을 산화시켜 산화막(26)을 형성한다. 계속해서, 콘택홀을 매립하도록 제1층간절연막(27) 상에 폴리실리콘막을 증착한 후, 상기 게이트(23)의 하드마스크 질화막(23c)이 노출될 때까지 상기 폴리실리콘막과 제1층간절연막(27)을 씨엠피하여 게이트들(23)사이의 기판 영역들 상에 랜딩 플러그 폴리(28)를 형성한다.
여기서, 상기 랜딩 플러그 폴리(28)를 형성하는 단계 전, 게이트(23)들 사이의 기판 표면에 산화막(26)을 형성하여 고선택비의 폴리 식각 공정시 기판 식각이 방지되도록 한다.
도 2b를 참조하면, 상기 랜딩 플러그 폴리(28) 및 게이트(23)를 포함한 기판 전면 상에 제2층간절연막(29)을 형성한다.
도 2c를 참조하면, 상기 제2층간절연막(29)을 식각하여 랜딩 플러그 폴리(28)를 노출시키는 제1스토리지 노드 콘택홀(H1)을 형성한다.
도 2d를 참조하면, 상기 제1스토리지 노드 콘택홀(H1)에 의해 노출된 랜딩 플러그 폴리(28)를 제거하여 제2스토리지 노드 콘택홀(H2)을 형성한다. 여기서, 상기 랜딩 플러그 폴리(28)를 제거할 때 게이트(23)의 손상이 최소화되도록 낮은 바이어스 특성을 가진 고선택비의 폴리 식각 공정으로 진행하며, 폴리 식각 공정은 유도 결합형 플라즈마를 이용하여 수행한다. 그리고, 상기 고선택비의 폴리 식각 공정은 Cl2 및 HBr 가스를 이용하여 수행한다.
도 2e를 참조하면, 상기 랜딩 플러그 폴리가 제거된 부위 및 그 상부의 제1스토리지 노드 콘택홀을 포함하는 제2스토리지 노드 콘택홀(H2) 내에 폴리실리콘막을 매립시켜 스토리지 노드 콘택(30)을 형성한다. 여기서, 상기 랜딩 플러그 폴리 제거 후, 그리고, 상기 폴리실리콘막 매립 전, 게이트의 측벽에 질화막 스페이서를 형성하고, 질화막 스페이서가 형성된 기판 결과물을 세정하며, 상기 질화막 스페이서는 10㎚ 이하의 두께로 형성한다.
전술한 바와 같이, 스토리지 노드 콘택 형성시 하단의 랜딩 플러그 폴리를 모두 제거하고, 기판 실리콘을 드러내도록 식각한 후 플러그 폴리를 증착하면, 기판 실리콘부터 스토리지 노드 폴리까지가 일체형으로 형성되어 저항 개선 및 안정화가 가능하다.
이 공정을 이용하기 위해 해결해야할 기술적 문제점은 랜딩 플러그 폴리 식 각시, 게이트 전극을 보호하고 있는 질화막 및 산화막의 손실을 최소화하면서, 플러그 폴리 실리콘을 식각해 내는 것이다.
이를 위하여, 낮은 바이어스 특성을 가진 고선택비의 폴리 식각공정을 이용한다. 플러그 폴리 식각공정 진행시 폴리식각공정에 의해 기판 실리콘의 식각이 진행되지 않도록 랜딩플러그 콘택 식각 공정 후에 기판 실리콘 표면을 산화시켜 산화막을 형성하고, 후속 스토리지 노드 콘택 식각후 적용하는 플러그 폴리 식각 공정시 이 산화막으로 폴리 과도 식각을 가능하게 하는 스토퍼로 사용한다. 후속 공정으로 일체형 폴리 증착 전 세정공정의 영향을 최소화하기 위해 게이트 전극의 측벽 보호막으로 얇은 질화막 스페이서를 도입하여 세정공정의 과도 식각을 위한 스토퍼로 사용할 수도 있다.
이상에서와 같이, 본 발명은 기판과 스토리지 노드 폴리를 일체형으로 형성함으로써, 계면 저항을 감소시킬 수 있으며, 소자의 안정화를 얻을 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 게이트와 소오스/드레인 영역이 형성된 반도체 기판을 제공하는 단계;상기 게이트들 사이에 랜딩 플러그 폴리를 형성하는 단계;상기 랜딩 플러그 폴리 및 게이트를 포함한 기판 전면 상에 층간절연막을 형성하는 단계;상기 층간절연막을 식각하여 랜딩 플러그 폴리를 노출시키는 스토리지 노드 콘택홀을 형성하는 단계;상기 스토리지 노드 콘택홀에 의해 노출된 랜딩 플러그 폴리를 게이트의 손상이 최소화되도록 낮은 바이어스 특성을 가진 고선택비의 폴리 식각 공정으로 제거하는 단계; 및상기 랜딩 플러그 폴리가 제거된 부위 및 그 상부의 스토리지 노드 콘택홀 내에 폴리실리콘막을 매립시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 삭제
- 제 1 항에 있어서, 상기 폴리 식각 공정은 유도 결합형 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서, 상기 고선택비의 폴리 식각 공정은 Cl2 및 HBr 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서, 상기 랜딩 플러그 폴리를 형성하는 단계 전, 게이트들 사이의 기판 표면에 산화막을 형성하여 상기 고선택비의 폴리 식각 공정시 기판 식각이 방지되도록 하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 1 항에 있어서, 상기 랜딩 플러그 폴리를 제거하는 단계 후, 그리고, 상기 폴리실리콘막을 매립시키는 단계 전,상기 게이트의 측벽에 질화막 스페이서를 형성하는 단계; 및상기 질화막 스페이서가 형성된 기판 결과물을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
- 제 6 항에 있어서, 상기 질화막 스페이서는 10㎚ 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056757A KR100680948B1 (ko) | 2004-07-21 | 2004-07-21 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
| US11/120,573 US7384823B2 (en) | 2004-07-21 | 2005-05-02 | Method for manufacturing a semiconductor device having a stabilized contact resistance |
| JP2005170396A JP4791768B2 (ja) | 2004-07-21 | 2005-06-10 | 半導体素子のストレージノードコンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056757A KR100680948B1 (ko) | 2004-07-21 | 2004-07-21 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060007692A KR20060007692A (ko) | 2006-01-26 |
| KR100680948B1 true KR100680948B1 (ko) | 2007-02-08 |
Family
ID=35657796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040056757A KR100680948B1 (ko) | 2004-07-21 | 2004-07-21 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7384823B2 (ko) |
| JP (1) | JP4791768B2 (ko) |
| KR (1) | KR100680948B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876758B1 (ko) * | 2006-12-26 | 2009-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100959448B1 (ko) * | 2007-12-04 | 2010-05-26 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
| JP4913082B2 (ja) * | 2008-03-03 | 2012-04-11 | 株式会社東芝 | 三次元構造体の製造方法および三次元構造体 |
| KR101156060B1 (ko) * | 2010-12-15 | 2012-06-20 | 에스케이하이닉스 주식회사 | 매립게이트를 구비한 반도체 장치 제조방법 |
| KR101164974B1 (ko) | 2010-12-15 | 2012-07-12 | 에스케이하이닉스 주식회사 | 매립게이트를 구비한 반도체 장치 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050962A (ja) * | 1996-06-25 | 1998-02-20 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| KR20000026138A (ko) * | 1998-10-17 | 2000-05-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| US6686288B1 (en) * | 1996-02-21 | 2004-02-03 | Micron Technology, Inc. | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture |
| JP3795634B2 (ja) * | 1996-06-19 | 2006-07-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US5888906A (en) * | 1996-09-16 | 1999-03-30 | Micron Technology, Inc. | Plasmaless dry contact cleaning method using interhalogen compounds |
| US6376879B2 (en) * | 1998-06-08 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device having MISFETs |
| JP3287322B2 (ja) * | 1998-12-28 | 2002-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3430091B2 (ja) * | 1999-12-01 | 2003-07-28 | Ｎｅｃエレクトロニクス株式会社 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
| US6350665B1 (en) * | 2000-04-28 | 2002-02-26 | Cypress Semiconductor Corporation | Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device |
| KR100390975B1 (ko) * | 2001-03-28 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP4771607B2 (ja) * | 2001-03-30 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100414731B1 (ko) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| JP2003124309A (ja) * | 2001-10-09 | 2003-04-25 | Macronix Internatl Co Ltd | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 |
| US6531382B1 (en) * | 2002-05-08 | 2003-03-11 | Taiwan Semiconductor Manufacturing Company | Use of a capping layer to reduce particle evolution during sputter pre-clean procedures |
| JP3891087B2 (ja) * | 2002-09-27 | 2007-03-07 | ヤマハ株式会社 | ポリシリコンエッチング方法 |
| KR100670706B1 (ko) * | 2004-06-08 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US20060105569A1 (en) * | 2004-11-15 | 2006-05-18 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
-
2004
- 2004-07-21 KR KR1020040056757A patent/KR100680948B1/ko not_active IP Right Cessation
-
2005
- 2005-05-02 US US11/120,573 patent/US7384823B2/en not_active Expired - Fee Related
- 2005-06-10 JP JP2005170396A patent/JP4791768B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050962A (ja) * | 1996-06-25 | 1998-02-20 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| KR20000026138A (ko) * | 1998-10-17 | 2000-05-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
Non-Patent Citations (2)
| Title |
|---|
| 10050962 * |
| 1020000026138 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7384823B2 (en) | 2008-06-10 |
| JP4791768B2 (ja) | 2011-10-12 |
| JP2006032919A (ja) | 2006-02-02 |
| US20060019489A1 (en) | 2006-01-26 |
| KR20060007692A (ko) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US6649489B1 (en) | Poly etching solution to improve silicon trench for low STI profile | |
| US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| KR100670652B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| KR100405936B1 (ko) | 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법 | |
| KR100548562B1 (ko) | 스토리지노드 플러그 형성 방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR100942982B1 (ko) | 텅스텐게이트를 구비한 반도체소자의 제조 방법 | |
| KR100672763B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JP2006108423A (ja) | 素子分離構造部の製造方法 | |
| KR20000044889A (ko) | 반도체 소자의 비트라인 플러그 형성 방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100760829B1 (ko) | 액티브 영역 식각 공정을 이용한 듀얼 트랜치 소자 분리공정 및 플래쉬 메모리 소자의 제조 방법 | |
| KR20060002182A (ko) | 반도체소자의 형성방법 | |
| KR20030003306A (ko) | 반도체 장치의 랜딩 플러그 제조 방법 | |
| KR20090035146A (ko) | 메모리 소자의 제조방법 | |
| KR20070034780A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140122 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |