JP4913082B2 - 三次元構造体の製造方法および三次元構造体 - Google Patents

Description

本発明は、絶縁体と導電体で構成される三次元構造体の製造方法および三次元構造体に関する。

絶縁体中にナノメートルオーダー（幅１μｍ未満）の金属細線が三次元的に形成されている三次元構造体を作製するための方法として、半導体製造プロセスにおける配線形成方法のひとつである逐次配線形成法がある。逐次配線形成法では、まず、半導体基板上に絶縁層を堆積し、リソグラフィーによりホールエッチングを行う。そして、金属充填により縦方向の金属細線を形成する。また、横方向の金属細線は、金属充填したコンタクトホールの上に金属層を形成後、パターンエッチングを行うことで形成する。そしてこれらの処理を繰り返し行って三次元的な金属細線構造を形成する。

一方、近年、半導体製造プロセスにおいて、ダマシン法と一般に呼称されている象眼法が採用されている（例えば、特許文献１）。このダマシン法とは、ビア配線や上層配線層を形成するためのビアホールやトレンチと呼ばれる配線溝（開口部）を絶縁層に形成しておき、その空間に導電体材料を埋め込むという配線形成方法である。このダマシン法において、縦方向のビア配線と上層配線層を同時に形成する場合は、特にデュアルダマシン法と呼称されている。

このダマシン法、特にデュアルダマシン法においては、これまでの積層とエッチングを繰り返して多層配線を形成する逐次配線形成法と比較し、ステップ数が少なく、製造コストも低減することが可能であった。しかし、逐次配線形成法と同じく金属細線の縦方向、横方向の接続部において、酸化膜や微細な空隙等の欠陥の発生を抑制することを考慮したプロセスではなく、これらの欠陥が生じた場合には、それに起因する配線の高抵抗化や電力損失を招いてしまう恐れがあった。
特開平１０−１１２５０３号公報

本発明は、上記事情を考慮してなされたものであり、その目的とするところは、導電体内の欠陥の発生を抑制し、導電体が連続的に形成される三次元構造体の製造方法および三次元構造体を提供することにある。

本発明の一態様の三次元構造体の製造方法は、第１の導電体上に、絶縁体と、前記絶縁体内に、第１の導電体と異なる第２の導電体で構成される縦構造体と横構造体が組み合わされた三次元の擬似導電体構造とを形成する工程と、前記擬似導電体構造を溶解除去して三次元の空洞を形成し、前記第１の導電体を露出させる工程と、前記第１の導電体をシード層として、電解めっき法により第３の導電体を前記空洞に充填し、三次元の導電体構造を形成する工程を有することを特徴とする。

ここで、上記製造方法において、前記三次元の導電体構造を形成する工程の後に、前記第１の導電体を除去する工程を有することが望ましい。

ここで、上記製造方法において、前記擬似導電体構造を、溶液中で逆電解をかけることにより溶解除去することが望ましい。

ここで、上記製造方法において、前記擬似導電体構造を超音波振動下で溶解除去することが望ましい。

ここで、上記製造方法において、前記第２の導電体が、Ｃｕ、Ｎｉ、Ｃｏより選択される金属であることが望ましい。

ここで、上記製造方法において、前記第３の導電体が、Ｃｕ、Ａｕ、Ａｇより選択される金属であることが望ましい。

ここで、上記製造方法において、前記絶縁体が、可視光に対して透明であることが望ましい。

本発明によれば、導電体内の欠陥の発生を抑制し、導電体が連続的に形成される三次元構造体の製造方法および三次元構造体を提供することが可能となる。

以下、本発明の実施の形態について、図面を参照しつつ説明する。

（第１の実施の形態）
本実施の形態の三次元構造体は、絶縁体内に、縦構造体と横構造体のそれぞれが複数の階層で組み合わされることにより形成された導電体構造を有する三次元構造体である。そして、この導電体構造が単一の組成を有し、かつ、縦構造体と横構造体の接合部が連続的に形成されていることを特徴とする。

図１は、本実施の形態の三次元構造体の断面図である。図１に示す三次元構造体は、ナノメートルオーダーの多層配線を有する半導体デバイスである。例えばＢ（ボロン）等のｐ型不純物がドープされたＳｉ基板１０上に、上層の配線層からＳｉ基板１０への電気的導通をとるための、例えばＷ（タングステン）を材料とするコンタクトプラグ１２が形成されている。そして、このコンタクトプラグ１２上にパターン形成された、やはりＷを材料とする配線１４が形成されている。なお、Ｓｉ基板１０とコンタクトプラグ１２の界面、あるいは、コンタクトプラグ１２と配線１４との界面に、例えばＴｉ系の金属のバリアメタルを設けても構わない。

そして、配線１４の上には、例えばＳｉＯ_２（シリコン酸化物）で形成される絶縁体２０内に、三次元的に形成された多層配線構造として、例えばＣｕ（銅）を材料とする導電体構造３０を有している。そして、この導電体構造３０は、ビアプラグである縦構造体３０ａ、３０ｃと、金属配線である横構造体３０ｂ、３０ｄが階層的に組み合わされることにより形成されている。さらに、縦構造体３０ａ、３０ｃと横構造体３０ｂ、３０ｄの接合部、すなわち、ビアプラグと金属配線の接合部が、例えば、結晶粒分布の急激な変化、Ｃｕ酸化物やＣｕ以外の材料の存在、あるいはミスフィット転移や空隙等の不連続性（欠陥）を示すことなく連続的に形成されている。

このように、図１に示す半導体デバイスでは、その多層配線構造において、Ｃｕ単体が、特段の物性的境界なく連続的に形成された構造が実現されている。この構造により、多層配線中、特に金属配線とビアプラグ接合部での配線抵抗の増大を抑制でき、高性能な半導体デバイスの実現を可能とする。また、接合部でのマイグレーションの抑制も可能となり、高い信頼性を有する半導体デバイスの実現を可能とする。

次に、図１の半導体デバイスの製造方法について、図２を参照しつつ説明する。図２は、本実施の形態の三次元構造体の製造方法の工程断面図である。この製造方法は、第１の導電体上に、絶縁層を堆積し、この絶縁層を貫通する開口部を形成し、この開口部に第１の導電体と異なる第２の導電体を充填する一連の処理を複数回繰り返す。この処理により、三次元の擬似導電体構造を形成する。そして、その後、三次元の擬似導電体構造（第２の導電体）を溶解除去し、三次元の空洞を形成し、第１の導電体を露出させる工程と、第１の導電体をシード層として、電解めっき法により第３の導電体を空洞に充填することにより、三次元の導電体構造を形成する工程を有することを特徴とする。

最初に、図２（ａ）に示すように、Ｂ（ボロン）等のｐ型不純物がドープされたＳｉ基板１０上に、ＳｉＯ_２膜２０ａを公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により堆積する。その後、このＳｉＯ_２膜２０ａに公知のリソグラフィー法およびドライエッチング法により、コンタクトホールを開口する。

次に、図２（ｂ）に示すように、ＷをＣＶＤ法により堆積した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨してコンタクトホールをＷで充填し、コンタクトプラグ１２を形成する。その後、第１の導電体となるＷをＣＶＤ法により堆積した後、公知のリソグラフィー法およびドライエッチング法によりＷをパターニングし、配線１４を形成する。

次に、図２（ｃ）に示すように、配線１４の上にＳｉＯ_２膜２０ｂを絶縁層として形成する。その後、このＳｉＯ_２膜２０ｂに公知のリソグラフィー法およびドライエッチング法により、ＳｉＯ_２膜２０ｂ貫通する開口部としてビアホールを形成する。リソグラフィー法においては、フォトレジスト層を形成後、パターン露光、現像によりレジストパターンを形成する。上記フォトレジスト層としては、水銀灯のｉ線、ｇ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー、Ｆ２エキシマレーザー、電子線ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）向けに慣用されるフォトレジスト材料を用いることができる。

高アスペクト比なビアホールを形成する場合、ドライエッチングの異方性エッチングにて行うが、この時フォトレジスト層と絶縁層のエッチング選択比によって、その層間にＣｒやＡｌ等の金属をハードマスクとして備えてもよい。また、これらビアホールの形成法については、用いる絶縁層によって、フォトリソグラフィー以外のインプリントを利用した方法、レーザー照射を用いた三次元造形手法等特に問わない。

次に、図２（ｄ）に示すように、金属配線用の開口部を形成する。金属配線用の開口部の形成においては、まず、ビアホールの開いた状態で、フォトレジスト層１６を形成し、所望のパターンを露光、現像処理により形成する。そして、電解めっき法を用いて第２の導電体となるＣｕを堆積し、ＣＭＰ法により表層の不要なＣｕを除去する。その後、アッシングによりフォトレジスト層１６を除去する。このプロセスにより、開口部をＣｕで充填し、ビアホール４０ａおよび金属配線４０ｂを形成する。

なお、Ｃｕの堆積については電解めっき法以外にも、公知のＣＶＤ法等その他の膜堆積手法を適用することが可能となる。また、Ｃｕを堆積する前に、別の金属で形成されるバリア層やシード層を設けるプロセスを適用しても構わない。

さらに、図２（ｃ）〜図２（ｅ）で説明した一連の工程を繰り返すことにより、図２（ｆ）および図２（ｇ）で示すように、ＳｉＯ_２膜２０ｃ内にビアホール４０ｃおよび金属配線４０ｄが形成される。そして、ＣＶＤ法とＣＭＰの組み合わせにより金属配線４０ｄの間を充填するＳｉＯ_２膜２０ｄを形成する。以上のようにしてＣｕの２層配線からなる擬似導電体構造４０が形成される。さらに、同様のプロセスを繰り返すことで、３層以上の擬似導電体構造も形成することが可能である。

次に、図２（ｈ）に示すように、擬似導電体構造４０を形成するＣｕを溶解除去し、三次元の空洞を形成し、空洞の下部に下地のＷで形成される配線１４を露出させる。除去の方法としては、Ｃｕが溶解する溶液中に浸漬し行ってもよいし、Ｓｉ基板１０側を陽極として逆電解をかけて溶解してもよく、方法は限定されない。例えば、Ｃｕにて形成した場合、ウェットエッチング溶液としては、アンモニア水、過硫酸アンモニウム水溶液、重クロム酸カリウム水溶液、無水クロム酸水溶液、塩化第二鉄水溶液等が用いられる。なお、特に配線が微細な場合は、Ｃｕの溶解除去を超音波振動下で行うことが望ましい。空洞内の溶液の置換が促進されることにより、Ｃｕの溶解速度を向上させることが可能だからである。

次に、図２（ｉ）に示すように、Ｃｕが析出するめっき液にて下地のＷ配線１４をシード層として、電解めっき法を施し、空洞部に第３の導電体であるＣｕを充填する。これにより、ビアプラグ３０ａ、３０ｃ、金属配線３０ｂ、３０ｄが継ぎ目なく連続したＣｕの多層配線構造３０が形成される。この時、ＣＭＰ法により表層の余分なＣｕを除去しても構わない。以上のプロセスにより、図１に示す半導体デバイスが完成する。なお、第２の導電体の溶解除去を逆電解で行うプロセスの場合、第２の導電体の溶解除去と第３の導電体の充填を連続して行うことで工程を簡略化できるという利点がある。

ここで、図２（ａ）〜図２（ｇ）で説明したプロセスは、デュアルダマシン法によるＣｕ多層配線の形成法である。この方法で形成された多層配線構造では、例えば、金属配線４０ｂとビアプラグ４０ｃとの間に酸化膜の介在等の不連続が生ずることが回避できない。

また、ここでは最終的に形成される多層配線構造がＣｕで形成される場合、すなわち第３の導電体がＣｕである場合について説明した。半導体デバイスとしては、低抵抗かつ信頼性の高い配線を形成できるＣｕを導電性材料として用いることが好ましい。しかし。電解めっき法により形成可能な導電体であれば必ずしもＣｕに限られることはなく、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｃｏ、Ｃｒ、Ｓｎ、Ｐｄより選ばれてなる一種、またはこれらの合金、または、これら金属とセラミックの複合めっき等を適用することが可能である。

また、溶解除去する擬似導電体（第２の導電体）としてＣｕを用いる場合を例に説明した。溶解除去を、逆電解をかけることで行う場合には、容易に溶液中に溶解するＣｕ、Ｎｉ、Ｃｏを用いることが特に好ましい。しかし、絶縁層や下地の第１の導電体と選択的に溶解可能な導電体であれば、あらゆる導電性材料を適用することが可能である。そして、第２の導電体により開口部を充填する場合、電解めっき法やＣＶＤ法に限らず、選択した材料に応じて、蒸着法やスパッタ法を適用しても構わない。

また、絶縁体あるいは絶縁層としてＳｉＯ_２膜を例に説明したが、ＳｉＯ_２膜以外にもＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）や有機系の低誘電率膜等を適用することも可能である。絶縁体の形成方法としては、ＣＶＤ法、蒸着法、前駆液体をスピンコートにて成膜する手法等の公知の方法から適切な方法を選択すればよい。

また、第３の導電体を電解めっき法により形成する際の、シード層となる第１の導電体としてＷを用いる場合を例に説明したが、シード層として機能する導電性材料であれば、その他の金属を用いることも可能である。

また、ここではデュアルダマシン法を用いて、第２の導電体の三次元構造を形成する場合を例に説明したが、例えば、通常のダマシン法（シングルダマシン法）で第２の導電体の三次元構造を形成しても構わない。あるいは、ダマシン法と逐次配線形成法を組み合わせても構わない。また、半導体基板としてもＳｉ以外の半導体基板を用いても構わない。

（第２の実施の形態）
次に、第２の実施の形態の三次元構造体について図面を参照しつつ説明する。図３は、本実施の形態の三次元構造体の断面図である。図３に示す三次元構造体は、ナノメートルオーダーの導電体構造を有する光学デバイスである。本実施の形態については、導電性材料等の選択や、プロセスの選択等について特段の記載をしない点については、第１の実施の形態と同様である。したがって、重複する内容については記載を省略する。

図３に示すように、可視光に対して透明な絶縁体であるＳｉＯ_２膜２０内に、Ａｕを材料とする縦構造体５０ｂ、５０ｄと横構造体５０ａ、５０ｃ、５０ｅが組み合わされて形成された導電体構造５０を有している。そして、この導電体構造５０は単一の組成Ｃｕを有し、かつ、縦構造体５０ｂ、５０ｄと横構造体５０ａ、５０ｃ、５０ｅの接合部が連続的に形成されている。すなわち、これらの接合部が、例えば、結晶粒分布の急激な変化、Ｃｕ酸化物やＣｕ以外の材料の存在、あるいはミスフィット転移や空隙等の不連続性（欠陥）を示すことなく連続的に形成されている。

このように、図３に示す光学デバイスは、ナノメートルオーダーのＡｕがシームレスな三次元構造を有している。したがって、例えば、近接場光を利用した光学デバイスに適用した場合、屈折部（接合部）におけるプラズモンの散乱等が生じない低損失なデバイスの作成が可能となる。

次に、図３に示す光学デバイスの製造方法について、図４を参照しつつ説明する。図４は、本実施の形態の三次元構造体の製造方法の工程断面図である。この製造方法は、第１の導電体上に、絶縁層を堆積し、この絶縁層を貫通する開口部を形成し、開口部に第１の導電体と異なる第２の導電体を充填し、第２の導電体を堆積およびパターン形成する一連の処理を複数回繰り返す。この処理により、三次元の擬似導電体構造を形成する。その後、三次元の擬似導電体構造（第２の導電体）を溶解除去し、三次元の空洞を形成し、第１の導電体を露出させる工程と、第１の導電体をシード層として、電解めっき法により第３の導電体を空洞に充填する工程を有する。

最初に、図４（ａ）に示すように、Ｓｉ基板１０上に、第１の導電体となるＡｇ膜６０を例えば、蒸着法により形成する。ここで、後に形成される第２の導電体以外の組成であれば、第１の導電体の材料は必ずしもＡｕである必要はない。しかし、酸化還元電位が高く、容易に溶解除去が難しい、Ａｇ、Ａｕ、Ｐｔ等の貴金属であることが望ましい。

次に、図４（ｂ）に示すように、Ａｕ膜６０上に、第２の導電体となるＣｕ膜を例えば、ＣＶＤ法により堆積する。そして、このＣｕ膜を公知のリソグラフィー法およびドライエッチング法により、パターン形成し、１層目のナノメートルオーダーの横構造体７０ａを形成する。

次に、図４（ｃ）に示すように、Ｃｕの横構造体５０ａ上に、ＳｉＯ_２膜２０ａをＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により堆積する。その後、このＳｉＯ_２膜２０ａに公知のリソグラフィー法およびドライエッチング法により、横構造体７０ａに達する貫通孔を開口する。

次に、図４（ｄ）に示すように、Ｃｕ膜をＣＶＤ法により堆積して研磨することにより、貫通孔内にＣｕの１層目のナノメートルオーダーの縦構造体７０ｂを形成する。その後、さらにＣｕ膜をＣＶＤ法により堆積し、公知のリソグラフィー法およびドライエッチング法により、パターン形成し、２層目のナノメートルオーダーの横構造体７０ｃを形成する。

さらに、図４（ｅ）、図４（ｆ）に示すように、図４（ｃ）、図４（ｄ）を用いて説明した一連の工程を繰り返すことにより、２層目のナノメートルオーダーの縦構造体７０ｄ、３層目のナノメートルオーダーの横構造体７０ｅを形成する。

次に、図４（ｇ）に示すように、横構造体７０ｅの上にＳｉＯ_２膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により堆積し、ＣＭＰ法により表面を平坦化する。以上のようにして、縦構造体７０ｂ、７０ｄと横構造体７０ａ、７０ｃ、７０ｅが組み合わされた三次元の擬似導電体構造７０が形成される。

次に、図４（ｈ）に示すように、擬似導電体構造７０を形成するＣｕを溶解除去し、空洞を形成し、空洞の下部に下地のＡｇ膜６０を露出させる。除去の方法としては、Ｃｕが溶解する溶液中に浸漬して行ってもよいし、Ｓｉ基板１０側を陽極として逆電解をかけて溶解してもよく、方法は限定されない。

次に、図４（ｉ）に示すように、Ｃｕが析出するめっき液にて下地のＡｕ膜６０をシード層として、電解めっき法を施し、開口部に第３の導電体であるＡｕを充填し、縦構造体５０ｂ、５０ｄ、横構造体５０ａ、５０ｃ、５０ｅが継ぎ目なく連続したＡｕの導電体構造５０が形成される。

その後、図４（ｊ）に示すように、下地のＳｉ基板１０と、第１の導電体であるＡｇ膜６０を、例えばＣＭＰ法により除去する。以上のプロセスにより、図３の光学デバイスが完成する。

なお、下地のＳｉ基板１０と、第１の導電体であるＡｇ膜６０を除去することは必ずしも必須ではなく、光学デバイスの用途によっては、そのまま残存させてもかまわない。

また、絶縁体としては、ここではＳｉＯ_２膜を例に説明したが、可視光に対して透明であれば、その他の材料を適用することが可能である。

ここで、図４（ａ）〜図４（ｆ）で説明した擬似導電体構造７０を形成するプロセスは、半導体プロセスにおける逐次配線形成法に相当するプロセスである。ここでは、縦構造体とその上の横構造体を別々に形成する方法を示したが、貫通孔形成後に、例えばＣｕ膜を堆積して、続けてそのＣｕ膜を公知のリソグラフィー法とドライエッチング法によりパターン形成して、縦構造体とその上の横構造体を同時に形成するプロセスを採用しても構わない。また、第１の実施の形態のように、擬似導電体構造７０を形成するプロセスとしてダマシン法を用いることも当然可能である。また、この手法は、特開２００７−２７２０１７号公報に開示されている偏光板の作製にも有用である。

以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、三次元構造体、三次元構造体の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる三次元構造体、三次元構造体の製造方法等に関わる要素を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての三次元構造体、三次元構造体の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。

以下、本発明の実施例を説明する。以下に示す実施例は、本発明を好適に説明する例示に過ぎず、なんら本発明を限定するものではない。

（実施例１）
Ａｕ１００ｎｍが蒸着されたＳｉ基板の所望の位置に、１ｍｍ□、厚さ１００ｎｍのＣｕ層を蒸着により形成した。この基板上に、絶縁体としてＳｐｉｎ Ｏｎ Ｇｌａｓｓ（ＳＯＧ）を３００ｎｍ厚になるようスピンコートにより製膜後、焼結により形成した。その上に膜厚２０ｎｍのＣｒを蒸着後、さらにフォトレジスト層を形成し、露光、現像処理を施した。得られたフォトレジストパターンをマスクとして、絶縁体にエッチング処理を施し、直径１００ｎｍの貫通孔を形成した。この時、フォトレジストパターンに覆われないＣｒ膜の露出部分は同時にエッチング除去した。

この時の底部は、Ｃｕ層となっている。残存するフォトレジスト、およびＣｒ層をエッチング除去後、再度層厚１２０ｎｍとなるようフォトレジスト層をスピンコートにより形成後、先の貫通孔と連続的に繋がるような所望のパターンにパターン露光を行い、現像処理を施した。このパターン露光によって形成した孔に対して、硫酸銅を主成分とする電解めっきを施し、Ｃｕにて孔が充填するまで析出処理を行った。その後、表面上に余分に析出したＣｕ膜をＣＭＰにより除去後、残存フォトレジストをアッシングにて除去することで、２層の金属が金属ビア接続された配線構造を形成することが出来た。さらに上記と同様の操作を繰り返すことにより、３層からなる三次元の擬似金属配線構造を形成した。

次に、この基板を陽極として３０ｍＡの電解を１０分間超音波振動を与えながら印加し、Ｃｕ金属細線を溶解除去し空洞を形成した。その後、基板を陰極にセットしなおし、改めてＣｕの電解めっきを施し、絶縁体表面までＣｕを析出した後、ＣＭＰにより表面を研磨した。以上のプロセスを経ることで、絶縁体であるＳＯＧ内にＣｕ細線からなる導電体構造（三次元積層金属細線構造）を有する三次元構造体を形成できた。

（実施例２）
Ａｇ１００ｎｍが蒸着されたＳｉ基板の所望の位置に、１ｍｍ□、厚さ１００ｎｍのＣｕ層を蒸着により形成した基板上に、実施例１に記載した方法と同様の方法により、Ｃｕの三次元の擬似導電体構造を形成後、逆電解を掛けることで、Ｃｕを溶解除去した。その後、Ａｕを電解めっきにより形成し、絶縁体表面までＡｕを析出した後、ＣＭＰにより表面を研磨することで、Ａｕ細線からなる三次元構造体を形成できた。

（実施例３）
Ａｇ１００ｎｍが蒸着されたＳｉ基板の所望の位置に、１ｍｍ□、厚さ１００ｎｍのＣｕ層を蒸着により形成した。この基板上に、実施例１に記載した方法と同様の方法により、Ｃｕの三次元の擬似導電体構造を形成した。この基板を塩化第二鉄水溶液（ＦｅＣｌ_３；６０ｇ／Ｆｅ（ＮＯ_３）_３；２０ｇ／純水／２００ｍｌ）中に超音波振動下浸漬することで、Ｃｕを溶解後、純水にて洗浄を繰り返した。その後、Ａｕを電解めっきにより形成し、絶縁体表面までＡｕを析出した後、ＣＭＰにより表面を研磨することで、Ａｕ細線からなる三次元構造体を形成できた。

このように、本実施例により本発明の効果が確認された。

第１の実施の形態の三次元構造体の断面図である。 第１の実施の形態の三次元構造体の製造方法の工程断面図である。 第２の実施の形態の三次元構造体の断面図である。 第２の実施の形態の三次元構造体の製造方法の工程断面図である。

符号の説明

１０ Ｓｉ基板
１２ コンタクトプラグ
１４ 配線
２０、２０ａ、２０ｂ、２０ｃ ＳｉＯ_２膜
２０ 磁気回路
３０ 導電体構造
３０ａ、ｃ 縦構造体
３０ｂ、ｄ 横構造体
４０ 擬似導電体構造
４０ａ、ｃ ビアホール
４０ｂ、ｄ 金属配線
５０ 導電体構造
５０ａ、５０ｃ、５０ｅ 横構造体
５０ｂ、５０ｄ 縦構造体
６０ Ａｇ膜
７０ 擬似導電体構造
７０ａ、７０ｃ、７０ｅ 横構造体
７０ｂ、７０ｄ 縦構造体

Claims (7)

1. 第１の導電体上に、
   絶縁体と、前記絶縁体内に、第１の導電体と異なる第２の導電体で構成される縦構造体と横構造体が組み合わされた三次元の擬似導電体構造とを形成する工程と、
   前記擬似導電体構造を溶解除去して三次元の空洞を形成し、前記第１の導電体を露出させる工程と、
   前記第１の導電体をシード層として、電解めっき法により第３の導電体を前記空洞に充填し、三次元の導電体構造を形成する工程を有することを特徴とする三次元構造体の製造方法。
2. 前記三次元の導電体構造を形成する工程の後に、前記第１の導電体を除去する工程を有することを特徴とする請求項１記載の三次元構造体の製造方法。
3. 前記擬似導電体構造を、溶液中で逆電解をかけることにより溶解除去することを特徴とする請求項１または請求項２記載の三次元構造体の製造方法。
4. 前記擬似導電体構造を超音波振動下で溶解除去することを特徴とする請求項１ないし請求項３いずれか一項に記載の三次元構造体の製造方法。
5. 前記第２の導電体が、Ｃｕ、Ｎｉ、Ｃｏより選択される金属であることを特徴とする請求項１ないし請求項４いずれか一項に記載の三次元構造体の製造方法。
6. 前記第３の導電体が、Ｃｕ、Ａｕ、Ａｇより選択される金属であることを特徴とする請求項１ないし請求項５いずれか一項に記載の三次元構造体の製造方法。
7. 前記絶縁体が、可視光に対して透明であることを特徴とする請求項１ないし請求項６いずれか一項に記載の三次元構造体の製造方法。
   

Images