CN110504210A - 铜互连工艺的制造过程 - Google Patents

铜互连工艺的制造过程 Download PDF

Info

Publication number
CN110504210A
CN110504210A CN201910788021.7A CN201910788021A CN110504210A CN 110504210 A CN110504210 A CN 110504210A CN 201910788021 A CN201910788021 A CN 201910788021A CN 110504210 A CN110504210 A CN 110504210A
Authority
CN
China
Prior art keywords
layer
utm
hole
copper
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910788021.7A
Other languages
English (en)
Inventor
曾翔旸
叶荣鸿
刘立尧
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910788021.7A priority Critical patent/CN110504210A/zh
Publication of CN110504210A publication Critical patent/CN110504210A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及铜互连工艺的制造过程，涉及半导体集成电路制造工艺，藉由UTM介质阻挡层沉积工艺；UTM通孔氧化层沉积工艺；UTM介质阻挡层沉积工艺；UTV光刻工艺；UTV刻蚀工艺；UTV湿法清洗工艺；UTM通孔氧化层沉积工艺；UTM介电抗反射层(DARC)沉积工艺；UTM光刻工艺；UTM刻蚀工艺；UTM湿法清洗工艺；UTM掩埋种子层沉积工艺；UTM电镀铜工艺及铜平坦化工艺形成铜互连线，此形成铜互连工艺步骤少，成本低，且可提高铜互连的性能和可靠性。

Description

铜互连工艺的制造过程
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种铜互连工艺的制造过程。
背景技术
随着集成电路技术的发展，集成电路的集成度及半导体技术都取得了巨大的进步。在半导体制造工艺中，由于铝互连线具有良好的导电性能，且铝与介电质材料、半导体材料之间具有很好的粘附性能，所以被广泛的应用于集成电路的后段互连；然而，随着集成度的进一步提高，使得导线的尺寸越来越小，而铝导线的电阻就显得较高，已经难以满足高电流密度的要求，因此铝互连线逐渐过渡到铜导线。
铜互连线的制造工艺直接影响铜互连的性能和可靠性以及工艺的成本，仅此减少铜互连制造的工艺流程及提高铜互连的性能和可靠性成为业界研究的重点。
发明内容
本发明的目的在于提供一种铜互连工艺的制造过程，可使形成铜互连工艺步骤少，成本低，且可提高铜互连的性能和可靠性。
本发明提供的铜互连工艺的制造过程，包括：S1：UTM介质阻挡层沉积工艺，在设置有底部金属槽的底部介质层的上表面进行UTM介质阻挡层沉积工艺，形成第一介质阻挡层；S2：UTM通孔氧化层沉积工艺，在第一介质阻挡层上形成第一通孔氧化层；S3：UTM介质阻挡层沉积工艺，在第一通孔氧化层上进行UTM介质阻挡层沉积工艺，形成第二介质阻挡层；S4：在第二介质阻挡层上旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖第二介质阻挡层的上表面；S5：以步骤S4中的光阻为掩膜进行大尺寸顶层通孔刻蚀工艺，去除剩余光刻胶形成贯穿第二介质阻挡层以及部分第一通孔氧化层的通孔；S6：进行湿法清洗工艺；S7：UTM通孔氧化层沉积工艺，形成第二通孔氧化层，第二通孔氧化层覆盖第二介质阻挡层；S8：UTM介电抗反射层沉积工艺，形成介电抗反射层；S9：旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖介电抗反射层的上表面；S10：以步骤S9中的光阻为掩膜进行大尺寸顶层沟槽刻蚀工艺，去除剩余光刻胶一次形成大尺寸顶层沟槽，大尺寸顶层沟槽包括沟槽本体部和沟槽延伸部，其中沟槽本体部贯穿第二通孔氧化层及第二介质阻挡层，沟槽延伸部贯穿第一通孔氧化层及第一介质阻挡层至底部介质层中的底部金属槽，去除光阻及介电抗反射层；S11：进行湿法清洗工艺；S12：进行大尺寸顶层沟槽掩埋种子层沉积工艺，在大尺寸顶层沟槽的周围形成掩埋种子层；S13：然后进行电镀铜工艺，形成填充大尺寸顶层沟槽的铜沉积层；以及S14：进行铜平坦化工艺去除覆盖在第二通孔氧化层上表面部分的铜，形成铜互连线。
更进一步的，步骤S1中第一介质阻挡层的材质为掺杂碳化硅薄膜。
更进一步的，步骤S1中形成的第一介质阻挡层的厚度为700埃米。
更进一步的，步骤S2中采用沉积工艺沉积聚氧化乙烯作为第一通孔氧化层。
更进一步的，步骤S3中第二介质阻挡层的材质为氮化物。
更进一步的，步骤S3中第二介质阻挡层的厚度为1000埃米。
更进一步的，步骤S5中通孔的个数为两个。
更进一步的，步骤S7中采用沉积工艺沉积聚氧化乙烯作为第二通孔氧化层。
更进一步的，步骤S5中以步骤S4中的光阻为掩膜进行大尺寸顶层通孔刻蚀工艺中刻蚀形成的通孔较深，使得步骤S7中的UTM通孔氧化层沉积工艺中形成的第二通孔氧化层无法完全填充通孔，而在通孔的底部形成较大的空洞。
更进一步的，步骤S12中掩埋种子层的材质为钽、氮化钽或钽硅氮。
更进一步的，步骤S14中平坦化工艺为化学机械研磨工艺。
本发明提供的铜互连工艺的制造过程，藉由UTM介质阻挡层沉积工艺；UTM通孔氧化层沉积工艺；UTM介质阻挡层沉积工艺；UTV光刻工艺；UTV刻蚀工艺；UTV湿法清洗工艺；UTM通孔氧化层沉积工艺；UTM介电抗反射层(DARC)沉积工艺；UTM光刻工艺；UTM刻蚀工艺；UTM湿法清洗工艺；UTM掩埋种子层沉积工艺；UTM电镀铜工艺及铜平坦化工艺形成铜互连线，此形成铜互连工艺步骤少，成本低，且可提高铜互连的性能和可靠性。
附图说明
图1a至图1i为现有技术的铜互连工艺的制造过程示意图。
图2a至图2g为本发明一实施例的铜互连工艺的制造过程示意图。
图3为本发明一实施例的铜互连工艺的制造过程流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在传统的55nm UTV(大尺寸顶层通孔)&UTM(大尺寸顶层沟槽)主流的整个工艺流程中，一般采用先形成UTV顶层通孔再通过UTM膜淀积，UTM光刻，刻蚀形成UTM结构的工艺流程。
具体的，请参阅图1a至图1i，图1a至图1i为现有技术的铜互连工艺的制造过程示意图。如图1a所示，在设置有底部金属槽110的底部介质层120的上表面，从下至上顺序依次进行：UTM介质阻挡层沉积工艺，形成介质阻挡层210，如掺杂碳化硅薄膜(Nitride DopedSilicon Carbide，简称NDC)作为介质阻挡层，其目的在于用介质阻挡层来阻止金属向介质中扩散；UTM通孔氧化层沉积工艺，形成通孔氧化层310，如沉积聚氧化乙烯(PEOX)作为通孔氧化层310；然后，旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻410，光阻410部分覆盖通孔氧化层310的上表面。
如图1b所示，以该光阻410为掩膜进行大尺寸顶层通孔刻蚀(UTV etch)工艺，去除剩余光刻胶形成贯穿通孔氧化层310、介质阻挡层210至底部介质层120中的底部金属槽110的通孔510，如通孔510的个数为两个；然后进行湿法清洗工艺(UTV Etch Wet Strip)。
如图1c所示，进行大尺寸顶层通孔掩埋种子层沉积工艺(UTV B/S Deposition)，在通孔510的周围形成掩埋种子层(图中未示出)；然后进行大尺寸顶层通孔电镀铜工艺(UTV Cu Plating)形成铜沉积层610。
如图1d所示，进行铜平坦化工艺，去除覆盖在通孔氧化层310上表面部分的铜。
如图1e所示，UTM介质阻挡层沉积工艺，形成介质阻挡层710，如掺杂碳化硅薄膜(Nitride Doped Silicon Carbide，简称NDC)作为介质阻挡层，其目的在于用介质阻挡层来阻止金属向介质中扩散。
如图1f所示，UTM通孔氧化层沉积工艺，形成通孔氧化层810，如沉积聚氧化乙烯(PEOX)作为通孔氧化层810；然后，UTM介电抗反射层(DARC)沉积工艺，形成介电抗反射层910；旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻1010，光阻1010部分覆盖介电抗反射层910的上表面。
如图1g所示，以该光阻1010为掩膜进行大尺寸顶层沟槽刻蚀(UTM etch)工艺，去除剩余光刻胶形成贯介质阻挡层710，并刻蚀掉部分通孔氧化层310的大尺寸顶层沟槽1110，去除光阻1010及介电抗反射层910；然后进行湿法清洗工艺(UTV Etch Wet Strip)。
如图1h所示，进行大尺寸顶层沟槽掩埋种子层沉积工艺(UTM B/S Deposition)，在大尺寸顶层沟槽1110的周围形成掩埋种子层(图中未示出)；然后进行大尺寸顶层沟槽电镀铜工艺(UTM Cu Plating)形成铜沉积层1210。
如图1i所示，进行铜平坦化工艺，去除覆盖在通孔氧化层810上表面部分的铜，形成铜互连线100。
如上的铜互连工艺需要共十七步的工艺，工艺步骤多，因此需要的生产时间长，成本高。且上述工艺具有：经过两次铜平坦化工艺，成本更高；同时两层铜之间的接触电阻受独立刻蚀的影响，其阻值较大；UTM刻蚀时需要严格控制大尺寸结构非铜层停止区域氧化层损失量；以及为非自对准光刻工艺的缺点。
为了减少铜互连制造的工艺流程及提高铜互连的性能和可靠性，本发明一实施例中，在于提供一种铜互连工艺的制造过程，具体的，请参阅图2a至图2g，图2a至图2g为本发明一实施例的铜互连工艺的制造过程示意图，并请参阅图3，图3为本发明一实施例的铜互连工艺的制造过程流程图。具体的，本发明的铜互连工艺的制造过程包括：
S1：UTM介质阻挡层沉积工艺，在设置有底部金属槽110的底部介质层120的上表面进行UTM介质阻挡层沉积工艺，形成第一介质阻挡层210。可参阅图2a所示。
具体的，在本发明一实施例中，第一介质阻挡层210的材质为掺杂碳化硅薄膜(Nitride Doped Silicon Carbide，简称NDC)，其目的在于用介质阻挡层来阻止金属向介质中扩散。
具体的，在本发明一实施例中，第一介质阻挡层210的厚度为700埃米。
S2：UTM通孔氧化层沉积工艺，在第一介质阻挡层210上形成第一通孔氧化层310。可参阅图2a所示。
具体的，在本发明一实施例中，采用沉积工艺沉积聚氧化乙烯(PEOX)作为第一通孔氧化层310。
S3：UTM介质阻挡层沉积工艺，在第一通孔氧化层310上进行UTM介质阻挡层沉积工艺，形成第二介质阻挡层211。可参阅图2a所示。
具体的，在本发明一实施例中，第二介质阻挡层211的材质为氮化物。
具体的，在本发明一实施例中，第二介质阻挡层211的厚度为1000埃米。
S4：在第二介质阻挡层211上旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻410，光阻410部分覆盖第二介质阻挡层211的上表面。可参阅图2a所示。
S5：以该光阻410为掩膜进行大尺寸顶层通孔刻蚀(UTV etch)工艺，去除剩余光刻胶形成贯穿第二介质阻挡层211以及部分第一通孔氧化层310的通孔510。可参阅图2b所示。
具体的，在本发明一实施例中，通孔510的个数为两个。
S6：进行湿法清洗工艺(UTV Etch Wet Strip)。
S7：UTM通孔氧化层沉积工艺，形成第二通孔氧化层311，第二通孔氧化层311覆盖第二介质阻挡层211。可参阅图2c所示。
具体的，在本发明一实施例中，采用沉积工艺沉积聚氧化乙烯(PEOX)作为第二通孔氧化层311。
具体的，在本发明一实施例中，步骤S5中以该光阻410为掩膜进行大尺寸顶层通孔刻蚀(UTV etch)工艺中刻蚀形成的通孔510较深，使步骤S7中的UTM通孔氧化层沉积工艺中形成的第二通孔氧化层311无法完全填充通孔510，而在通孔510的底部形成较大的空洞520。可参阅图2c所示。
S8：UTM介电抗反射层(DARC)沉积工艺，形成介电抗反射层910。可参阅图2d所示。
S9：旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻1010，光阻1010部分覆盖介电抗反射层910的上表面。可参阅图2d所示。
S10：以该光阻1010为掩膜进行大尺寸顶层沟槽刻蚀(UTM etch)工艺，去除剩余光刻胶一次形成大尺寸顶层沟槽520，大尺寸顶层沟槽520包括沟槽本体部530和沟槽延伸部540，其中沟槽本体部530贯穿第二通孔氧化层311及第二介质阻挡层211，沟槽延伸部540贯穿第一通孔氧化层310及第一介质阻挡层210至底部介质层120中的底部金属槽110，去除光阻1010及介电抗反射层910。可参阅图2e所示。
具体的，在本发明一实施例中，因大尺寸顶层沟槽520较深，大尺寸顶层沟槽刻蚀(UTM etch)工艺易出现刻蚀不干净的问题，本发明由于在步骤S5中以该光阻410为掩膜进行大尺寸顶层通孔刻蚀(UTV etch)工艺中刻蚀形成的通孔510较深，使步骤S7中的UTM通孔氧化层沉积工艺中形成的第二通孔氧化层311无法完全填充通孔510，而在通孔510的底部形成较大的空洞520，可以减小大尺寸顶层沟槽刻蚀(UTM etch)工艺的阻力，使得形成的大尺寸顶层沟槽520更易满足工艺的要求。
S11：进行湿法清洗工艺(UTV Etch Wet Strip)。
S12：进行大尺寸顶层沟槽520掩埋种子层沉积工艺(UTM B/S Deposition)，在大尺寸顶层沟槽520的周围形成掩埋种子层(图中未示出)。
具体的，在本发明一实施例中，掩埋种子层的材质为钽(Ta)、氮化钽(TaN)或钽硅氮(TaSiN)。
S13：然后进行电镀铜工艺，形成填充大尺寸顶层沟槽520的铜沉积层1210。可参阅图2f所示。
S14：进行铜平坦化工艺去除覆盖在第二通孔氧化层311上表面部分的铜，形成铜互连线100。可参阅图2g所示。
在本发明一实施例中，上述平坦化工艺为化学机械研磨工艺(CMP)。
综上所述，藉由UTM介质阻挡层沉积工艺；UTM通孔氧化层沉积工艺；UTM介质阻挡层沉积工艺；UTV光刻工艺；UTV刻蚀工艺；UTV湿法清洗工艺；UTM通孔氧化层沉积工艺；UTM介电抗反射层(DARC)沉积工艺；UTM光刻工艺；UTM刻蚀工艺；UTM湿法清洗工艺；UTM掩埋种子层沉积工艺；UTM电镀铜工艺及铜平坦化工艺形成铜互连线，此形成铜互连工艺步骤少，成本低，且可提高铜互连的性能和可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种铜互连工艺的制造过程，其特征在于，包括：
S1：UTM介质阻挡层沉积工艺，在设置有底部金属槽的底部介质层的上表面进行UTM介质阻挡层沉积工艺，形成第一介质阻挡层；
S2：UTM通孔氧化层沉积工艺，在第一介质阻挡层上形成第一通孔氧化层；
S3：UTM介质阻挡层沉积工艺，在第一通孔氧化层上进行UTM介质阻挡层沉积工艺，形成第二介质阻挡层；
S4：在第二介质阻挡层上旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖第二介质阻挡层的上表面；
S5：以步骤S4中的光阻为掩膜进行大尺寸顶层通孔刻蚀工艺，去除剩余光刻胶形成贯穿第二介质阻挡层以及部分第一通孔氧化层的通孔；
S6：进行湿法清洗工艺；
S7：UTM通孔氧化层沉积工艺，形成第二通孔氧化层，第二通孔氧化层覆盖第二介质阻挡层；
S8：UTM介电抗反射层沉积工艺，形成介电抗反射层；
S9：旋涂光刻胶曝光显影后去除剩余光刻胶形成光阻，光阻部分覆盖介电抗反射层的上表面；
S10：以步骤S9中的光阻为掩膜进行大尺寸顶层沟槽刻蚀工艺，去除剩余光刻胶一次形成大尺寸顶层沟槽，大尺寸顶层沟槽包括沟槽本体部和沟槽延伸部，其中沟槽本体部贯穿第二通孔氧化层及第二介质阻挡层，沟槽延伸部贯穿第一通孔氧化层及第一介质阻挡层至底部介质层中的底部金属槽，去除光阻及介电抗反射层；
S11：进行湿法清洗工艺；
S12：进行大尺寸顶层沟槽掩埋种子层沉积工艺，在大尺寸顶层沟槽的周围形成掩埋种子层；
S13：然后进行电镀铜工艺，形成填充大尺寸顶层沟槽的铜沉积层；以及
S14：进行铜平坦化工艺去除覆盖在第二通孔氧化层上表面部分的铜，形成铜互连线。
2.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S1中第一介质阻挡层的材质为掺杂碳化硅薄膜。
3.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S1中形成的第一介质阻挡层的厚度为700埃米。
4.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S2中采用沉积工艺沉积聚氧化乙烯作为第一通孔氧化层。
5.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S3中第二介质阻挡层的材质为氮化物。
6.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S3中第二介质阻挡层的厚度为1000埃米。
7.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S5中通孔的个数为两个。
8.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S7中采用沉积工艺沉积聚氧化乙烯作为第二通孔氧化层。
9.权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S5中以步骤S4中的光阻为掩膜进行大尺寸顶层通孔刻蚀工艺中刻蚀形成的通孔较深，使得步骤S7中的UTM通孔氧化层沉积工艺中形成的第二通孔氧化层无法完全填充通孔，而在通孔的底部形成较大的空洞。
10.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S12中掩埋种子层的材质为钽、氮化钽或钽硅氮。
11.根据权利要求1所述的铜互连工艺的制造过程，其特征在于，步骤S14中平坦化工艺为化学机械研磨工艺。
CN201910788021.7A 2019-08-26 2019-08-26 铜互连工艺的制造过程 Pending CN110504210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910788021.7A CN110504210A (zh) 2019-08-26 2019-08-26 铜互连工艺的制造过程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910788021.7A CN110504210A (zh) 2019-08-26 2019-08-26 铜互连工艺的制造过程

Publications (1)

Publication Number Publication Date
CN110504210A true CN110504210A (zh) 2019-11-26

Family

ID=68589391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910788021.7A Pending CN110504210A (zh) 2019-08-26 2019-08-26 铜互连工艺的制造过程

Country Status (1)

Country Link
CN (1) CN110504210A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599748A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 互连结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118872A (zh) * 2006-07-31 2008-02-06 东部高科股份有限公司 在半导体器件上形成电感器的方法
CN102420169A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 通孔填充牺牲材料的超厚顶层金属双大马士革工艺
CN102881650A (zh) * 2012-10-22 2013-01-16 上海集成电路研发中心有限公司 一种双大马士革结构的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118872A (zh) * 2006-07-31 2008-02-06 东部高科股份有限公司 在半导体器件上形成电感器的方法
CN102420169A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 通孔填充牺牲材料的超厚顶层金属双大马士革工艺
CN102881650A (zh) * 2012-10-22 2013-01-16 上海集成电路研发中心有限公司 一种双大马士革结构的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599748A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 互连结构的制造方法

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US9536834B2 (en) Reverse damascene process
KR100346004B1 (ko) 반도체 장치 및 그 제조 방법
CN103187522B (zh) 半导体器件制造方法
US10816729B2 (en) Hybrid photonic and electronic integrated circuits
CN108461477A (zh) 用于超(跳跃)通孔整合的金属互连
US8247905B2 (en) Formation of vertical devices by electroplating
CN101714539A (zh) 用于tsv铜附着的z形结构
US9018092B2 (en) Encapsulated metal interconnect
CN102222643A (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN102364673A (zh) 一种铜互连的形成方法
US20010027008A1 (en) Method for forming interconnect structure in semiconductor device
CN101807517B (zh) 形成铜互连mim电容器结构的方法
CN102569176A (zh) 制备双大马士革结构的方法
CN104124205B (zh) 一种rdl布线层的制备方法
US20050270830A1 (en) Integrated circuit structure formed by damascene process
CN105405781A (zh) 采用cmp工艺制作晶圆级封装背部引线的方法
CN110504210A (zh) 铜互连工艺的制造过程
US20140084481A1 (en) System and method of novel encapsulated multi metal branch foot structures for advanced back end of line
US6093647A (en) Method to selectively electroplate conductive material into trenches
CN1855420A (zh) 一种利用铜选择性淀积的大马士革工艺
CN102881650B (zh) 一种双大马士革结构的制作方法
CN108122820B (zh) 互连结构及其制造方法
CN102437091B (zh) 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺
KR100458594B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126