CN102881650A - 一种双大马士革结构的制作方法 - Google Patents

一种双大马士革结构的制作方法 Download PDF

Info

Publication number
CN102881650A
CN102881650A CN2012104053244A CN201210405324A CN102881650A CN 102881650 A CN102881650 A CN 102881650A CN 2012104053244 A CN2012104053244 A CN 2012104053244A CN 201210405324 A CN201210405324 A CN 201210405324A CN 102881650 A CN102881650 A CN 102881650A
Authority
CN
China
Prior art keywords
etching
channel medium
film
medium film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104053244A
Other languages
English (en)
Other versions
CN102881650B (zh
Inventor
姚嫦娲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201210405324.4A priority Critical patent/CN102881650B/zh
Publication of CN102881650A publication Critical patent/CN102881650A/zh
Application granted granted Critical
Publication of CN102881650B publication Critical patent/CN102881650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种双大马士革结构的制作方法，包括在衬底上依次淀积介质阻挡层氮化膜和介质层；在介质层上涂布第一光刻胶，经光刻，形成通孔刻蚀图形；经刻蚀和去胶，在介质层上形成通孔；在介质层上淀积沟槽介质膜，并平坦化沟槽介质膜；在沟槽介质膜上涂布第二光刻胶，经光刻，形成沟槽刻蚀图形；经刻蚀和去胶，形成沟槽；刻蚀暴露的中间停止层氮化膜和介质阻挡层氮化膜；金属填充通孔和沟槽。因此，通过本发明的方法，简化了制备工艺，使刻蚀工艺更加稳定和易于控制，提高了生产效率。

Description

一种双大马士革结构的制作方法
技术领域
本发明属于半导体集成电路制造工艺技术领域，涉及一种双大马士革结构的制作方法。
背景技术
随着集成电路工艺的不断发展和进步，半导体制程关键尺寸的不断缩小，芯片上互连线的截面积和线间距离持续下降。增加的互连线电阻R和寄生电容C使互联线的时间常数RC大幅度提高。于是互联线的时间常数RC在集成电路延迟总所占的比例越来越大，成为限制互连速度的主要原因。在0.13um制程以上，半导体通常采用铝作为后道连线的金属材料。而进入到90nm及其以下制程时，随着互连线层数和长度的迅速增加以及互连宽度的减小，Al连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性。而金属铜具有更小的电阻率和电迁移率，因此，铜成为深亚微米时代的后道金属的首选金属材料。
传统的集成电路的金属连线是以金属层的刻蚀方式来制作金属导线的，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但是由于铜的干法刻蚀较为困难，刻蚀的残留物无法抽吸，所以必须采用新的镶嵌技术大马士革工艺完成铜线互连。大马士革工艺是首先在介电层上刻蚀金属导线槽，然后填充金属，再对金属进行机械抛光，重复上述工序，进而进行多层金属叠加。
大马士革结构一般有两种，单大马士革结构和双大马士革结构。单大马士革结构比较简单，仅仅是介电层刻蚀和金属填充。双大马士革结构则是将通孔以及金属导线结合在一起，如此只需要一步金属填充。
目前常用的双大马士革工艺方法如图1所示，图1是常用的双大马士革工艺方法的工艺流程图，其包括步骤如下：
步骤S1：在衬底上依次淀积介质阻挡层氮化膜和介质层，介质层的结构从下往上依次为通孔介质膜、中间停止层氮化膜、沟槽介质膜； 
步骤S2：在沟槽介质膜上涂布第一光刻胶，经曝光、光刻，在第一光刻胶上形成通孔刻蚀图形。
步骤S3：经刻蚀和去胶，利用通孔刻蚀图形图案化介质层，在介质层上形成通孔；   
步骤S4：在通孔中涂布BAC抗蚀层；    
步骤S5：在沟槽介质膜上涂布第二光刻胶，经曝光、显影和光刻，在第二光刻胶上形成沟槽刻蚀图形；
步骤S6：采用等离子干刻蚀法刻蚀通孔中的BAC抗蚀层；
步骤S7：经刻蚀和去胶，用沟槽刻蚀图形刻蚀沟槽介质膜，在沟槽介质膜上形成沟槽。
步骤S8：采用等离子干刻蚀法刻蚀暴露在沟槽底部的中间停止层氮化膜和通孔底部的介质阻挡层氮化膜。
步骤S9：在通孔和沟槽内填充金属，并采用化学机械平坦化法将介质层表面的多余的金属去除。
在上述常用的双大马士革工艺方法的工艺步骤中，为了确保沟槽刻蚀的深度的准确性，往往会在通孔介质膜和沟槽介质膜中间加一层薄的中间停止层氮化膜，作为沟槽刻蚀的停止层；由于沟槽加通孔深度较大，为了减小阶梯高度差，确保光刻的对准性，往往会在光刻胶涂布之前，先涂布一层抗蚀层BAC层，减小阶梯高度差，使得光刻图形更加精确。从上述方法可以看出，由于使用BAC减小阶梯高度差来满足光刻的对准的要求，必须在用沟槽刻蚀图形图案化沟槽介质膜之前把通孔内的BAC刻蚀掉，以便打开沟槽刻蚀窗口，一方面刻蚀需要调整好通孔介质膜和沟槽介质膜两者与BAC抗蚀层之间的选择比，防止通孔中的BAC全被刻蚀掉的同时损伤到下层互联层；另一方面如果光刻异常需要返工时，需要把整个光刻胶以及BAC去除再重新涂布，既使得工艺变得复杂繁琐，而且通孔里的BAC是否清除干净成为影响光刻返工的问题。
因此，需要简化刻蚀工艺，解决光刻返工困难的问题。 
发明内容
本发明的主要目的为，针对上述问题，提出了一种双大马士革结构的制作方法，解决光刻返工困难的复杂问题，降低工艺成本，提高工艺控制度，从而提高生产效率。
为达到上述目的，本发明提供一种双大马士革结构的制作方法，所述的方法包括如下步骤：
步骤S1：在衬底上依次淀积介质阻挡层氮化膜和介质层，所述的介质层的结构从下往上依次为通孔介质膜和中间停止层氮化膜； 
步骤S2：在所述的介质层上涂布第一光刻胶，经曝光和显影，在所述的第一光刻胶上形成通孔刻蚀图形；
步骤S3：利用所述的通孔刻蚀图形刻蚀所述的介质层，在所述的介质层上形成通孔；   
步骤S4：在所述的介质层上淀积沟槽介质膜；
步骤S5：将所述的沟槽介质膜平坦化；
步骤S6：在所述的沟槽介质膜上涂布第二光刻胶，经曝光和显影，在所述的第二光刻胶上形成沟槽刻蚀图形；
步骤S7：用所述的沟槽刻蚀图形刻蚀所述的沟槽介质膜，在所述的沟槽介质膜上形成沟槽；   
步骤S8：刻蚀去除暴露在所述沟槽底部的所述中间停止层氮化膜和所述通孔底部的所述介质阻挡层氮化膜；
步骤S9：在所述沟槽和所述通孔内填充金属。
优选地，所述的沟槽介质膜将所述的介质层表面完全覆盖，其中，所述的介质层表面为带有所述通孔的表面。
优选地，所述的沟槽介质膜是采用化学气相沉积法淀积的。
优选地，采用等离子体化学气相沉积法淀积所述的沟槽介质膜， 沉积温度范围为200-500°C。
优选地，采用等离子体干法刻蚀所述的介质层、所述的沟槽介质膜、所述的中间停止层氮化膜和所述介质阻挡层氮化膜。
优选地，步骤S5所采用的方法为化学机械抛光法。 
优选地，所述的通孔介质膜和所述的沟槽介质膜是氧化膜。
优选地，所述的通孔介质膜和所述的沟槽介质膜是低K值介电材料。
优选地，所述沟槽深度为步骤S5中所述平坦化后的沟槽介质层的厚度。
优选地，步骤S9中还包括采用化学机械平坦化法去除所述沟槽介质膜表面多余的金属。
本发明的一种双大马士革结构的制作方法，先淀积和刻蚀通孔介质膜，再淀积和刻蚀沟槽介质膜，不仅减小了同时刻蚀通孔介质膜和沟槽介质膜的刻蚀深度，降低了可是难度，实现工艺稳定化，而且避免使用抗蚀层BAC，从而解决了光刻返工困难复杂的问题，提高了生产效率。
附图说明
图1   常用的双大马士革工艺方法流程图
图2  本发明的一种双大马士革结构的制作方法的一个较佳实施例的流程示意图
图3- 图12  根据本发明的用于一种双大马士革结构的制作方法的一个较佳实施例的主要工艺步骤的剖面示意图
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
上述及其它技术特征和有益效果，将结合实施例及附图2-12对本发明的一种双大马士革结构的制作方法进行详细说明。
图2是本发明的一种双大马士革结构的制作方法的一个较佳实施例的流程示意图。在本实施例中，一种大马士革结构的制作方法包括步骤S01～S10，步骤S01～S10分别通过附图3～12以说明本发明图2所述的制作方法具体步骤时所形成的剖面结构。
请参阅图2，如图所示，在本发明的该实施例中，一种双大马士革结构的制作方法包括如下步骤： 
步骤S1：请参阅图3，采用化学气相沉积方法在衬底1上依次淀积介质阻挡层氮化膜2和介质层J1，淀积介质层J1的结构先淀积通孔介质膜3，再淀积中间停止层氮化膜4。
需要说明的是，衬底1可以是金属衬底，也可以是具有一层金属层的衬底；介质阻挡层氮化膜2的作用在于作为后续刻蚀步骤的刻蚀停止层。然后在介质阻挡层氮化膜2上面以化学气相沉积的方法沉积通孔介质膜3。通孔介质膜3可以是氧化膜，也可以是低K值介电材料。氧化膜可以是但不限于氧化硅，形成方式可以采用化学气相沉积方法或物理气相沉积方法。低K值介电材料可以是但不限于氟硅玻璃，或者是掺碳玻璃等。接着，在通孔介质膜3表面沉积中间停止层氮化膜4。中间停止层氮化膜4作为刻蚀沟槽介质膜5时的刻蚀停止层。
步骤S2：请参阅图4，在介质层J1上涂布第一光刻胶6，经曝光、显影和光刻，在第一光刻胶6上形成通孔刻蚀图形。
需要说明的是，第一光刻胶6涂布在介质层J1的中间停止层氮化膜4上面，然后进行曝光、显影和刻蚀，在第一光刻胶6上形成通孔刻蚀图形。
步骤S3：请参阅图5，以具有通孔刻蚀图形的第一光刻胶6为掩膜采用但不限于等离子体干法或湿法刻蚀介质层J1,包括刻蚀通孔介质膜3和中间停止层氮化膜 4 ，刻蚀后将第一光刻胶6去除，在介质层 J1上形成通孔。
步骤S4：请参阅图6，采用化学气相沉积方法在介质层J1的中间停止层氮化膜4上淀积沟槽介质膜5，沉积温度范围为200-500°C。此时，所沉积的沟槽介质膜5的表面凹凸不平。
需要说明的是，本发明中不限制沟槽介质膜5与通孔的底部的介质阻挡层氮化膜2的接触情况。由于步骤3中形成的通孔的直径较小，通过控制工艺条件，最佳效果是，沟槽介质膜5不与通孔的底部的介质阻挡层氮化膜2相接触。这不限制本发明的范围。
步骤S5：请参阅图7，采用化学机械抛光法将沟槽介质膜5平坦化。
步骤S6：请参阅图8，在沟槽介质膜5上涂布第二光刻胶8，经曝光、显影和光刻，在第二光刻胶8上形成沟槽刻蚀图形。
需要说明的是，由于第二光刻胶8下面有沟槽介质膜5阻挡，使得光刻胶8不会进入步骤S3的通孔内。
步骤S7：请参阅图9，经刻蚀去胶后，用沟槽刻蚀图形刻蚀沟槽介质膜5，在沟槽介质膜5上形成沟槽。
具体地，可以但不限于采用等离子体干法刻蚀沟槽介质膜5，去除第二光刻胶8后，在沟槽介质膜5中形成沟槽。
需要说明的是，步骤S5中平坦化后的沟槽介质膜5的厚度为沟槽的深度。
还需要说明的是，在刻蚀沟槽介质膜5的过程中，中间停止层氮化膜4能够有效阻挡对通孔介质膜3的刻蚀，从而使通孔介质膜3不被刻蚀到；再者，由于步骤S3的通孔的直径较小，沟槽介质膜进入通孔内的厚度较小，所以进入通孔中的沟槽介质膜能够被完全刻蚀掉，从而暴露出通孔。
步骤S8：请参阅图10，刻蚀暴露在沟槽底部的中间停止层氮化膜4和通孔底部的介质阻挡层氮化膜2。
值得一提的是，步骤S8中的刻蚀方法可以是等离子体干法刻蚀，也可以是湿化学法刻蚀。本实施例中采用等离子体干法刻蚀。
步骤S9：请参阅图11，采用电镀或溅射的方式，在通孔介质膜3上的通孔和沟槽介质膜5上的沟槽内填充金属8，直至沟槽的外部的沟槽介质膜5表面被金属8覆盖，金属8材料选择为铜。
需要说明的是，在本实施例中，填充的金属8可以但不限于金属铜。采用的方法可以但不限于是电镀也可以是溅射。金属8填充是从通孔介质膜3的通孔底部开始的，直至金属8填充满通孔介质膜3的通孔和沟槽介质膜5的沟槽。填充完整度要求填充金属8覆盖住沟槽介质膜5的沟槽的开口，并且沟槽介质膜5表面有一层金属8。
步骤S10：请参阅图12，采用化学机械平坦化法将沟槽的外部的沟槽介质膜5表面多余的金属8去除，形成双大马士革结构。
需要说明的是，将步骤S9中的沟槽介质膜5表面多余的金属8去除，直至沟槽内的金属8顶部与沟槽介质膜5表面在一水平面上。
综上所述，通过本发明的一种双大马士革结构的制作方法，采用先淀积和刻蚀通孔介质膜，再淀积和刻蚀沟槽介质膜的工艺步骤，减小了同时刻蚀通孔介质膜和沟槽介质膜的刻蚀深度，降低了刻蚀难度，实现工艺稳定化；同时，避免使用抗蚀层BAC，从而解决了光刻返工困难复杂的问题， 简化了工艺，提高了工艺稳定，从而提高了生产效率。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种双大马士革结构的制作方法，其特征在于，包括以下步骤：
步骤S1：在衬底上依次淀积介质阻挡层氮化膜和介质层，所述的介质层的结构从下往上依次为通孔介质膜和中间停止层氮化膜； 
步骤S2：在所述的介质层上涂布第一光刻胶，经曝光和显影，在所述的第一光刻胶上形成通孔刻蚀图形；
步骤S3：利用所述的通孔刻蚀图形刻蚀所述的介质层，在所述的介质层上形成通孔；   
步骤S4：在所述的介质层上淀积沟槽介质膜；
步骤S5：将所述的沟槽介质膜平坦化；
步骤S6：在所述的沟槽介质膜上涂布第二光刻胶，经曝光和显影，在所述的第二光刻胶上形成沟槽刻蚀图形；
步骤S7：用所述的沟槽刻蚀图形刻蚀所述的沟槽介质膜，在所述的沟槽介质膜上形成沟槽；   
步骤S8：刻蚀去除暴露在所述沟槽底部的所述中间停止层氮化膜和所述通孔底部的所述介质阻挡层氮化膜；
步骤S9：在所述沟槽和所述通孔内填充金属。
2.根据权利要求1所述的工艺方法，其特征在于，所述的沟槽介质膜将所述的介质层表面完全覆盖，其中，所述的介质层表面为带有所述通孔的表面。
3.根据权利要求1所述的工艺方法，其特征在于，所述的沟槽介质膜是
采用化学气相沉积法淀积的。
4.根据权利要求3所述的工艺方法，其特征在于，采用等离子体化学气相沉积法淀积所述的沟槽介质膜， 沉积温度范围为200-500°C。
5.根据权利要求1所述的工艺方法，其特征在于，采用等离子体干法刻蚀所述的介质层、所述的沟槽介质膜、所述的中间停止层氮化膜和所述介质阻挡层氮化膜。
6.根据权利要求1所述的工艺方法，其特征在于，步骤S5所采用的方法为化学机械抛光法。
7. 根据权利要求1所述的工艺方法，其特征在于，所述的通孔介质膜和所述的沟槽介质膜是氧化膜。
8.根据权利要求1所述的工艺方法，其特征在于，所述的通孔介质膜和所述的沟槽介质膜是低K值介电材料。
9.根据权利要求1所述的工艺方法，其特征在于，所述沟槽深度为步骤S5中所述平坦化后的沟槽介质层的厚度。
10.根据权利要求1所述的工艺方法，其特征在于，步骤S9中还包括采用化学机械平坦化法去除所述沟槽介质膜表面多余的金属。
CN201210405324.4A 2012-10-22 2012-10-22 一种双大马士革结构的制作方法 Active CN102881650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210405324.4A CN102881650B (zh) 2012-10-22 2012-10-22 一种双大马士革结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210405324.4A CN102881650B (zh) 2012-10-22 2012-10-22 一种双大马士革结构的制作方法

Publications (2)

Publication Number Publication Date
CN102881650A true CN102881650A (zh) 2013-01-16
CN102881650B CN102881650B (zh) 2017-12-15

Family

ID=47482928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210405324.4A Active CN102881650B (zh) 2012-10-22 2012-10-22 一种双大马士革结构的制作方法

Country Status (1)

Country Link
CN (1) CN102881650B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504210A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 铜互连工艺的制造过程
CN113314822A (zh) * 2021-05-31 2021-08-27 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316348B1 (en) * 1999-02-05 2001-11-13 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
CN1925130A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种降低半导体大马士革铜工艺中表面反射率的方法
CN1925131A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 降低大马士革铜工艺中表面反射率的方法
US20080020565A1 (en) * 2006-01-13 2008-01-24 Semiconductor Manufacturing International (Shanghai) Corporation Dual Damascene Copper Process Using a Selected Mask
CN101159310A (zh) * 2007-11-08 2008-04-09 复旦大学 一种CuxO电阻存储器的湿法氧化制备方法
CN101553907A (zh) * 2006-05-08 2009-10-07 国际商业机器公司 用于低k或者超低k级间电介质图案转移的结构和方法
US20110083887A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Photo-patternable dielectric materials curable to porous dielectric materials, formulations, precursors and methods of use thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316348B1 (en) * 1999-02-05 2001-11-13 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
CN1574336A (zh) * 2003-06-03 2005-02-02 恩益禧电子股份有限公司 半导体器件及其制造方法
CN1925130A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 一种降低半导体大马士革铜工艺中表面反射率的方法
CN1925131A (zh) * 2005-09-02 2007-03-07 上海集成电路研发中心有限公司 降低大马士革铜工艺中表面反射率的方法
US20080020565A1 (en) * 2006-01-13 2008-01-24 Semiconductor Manufacturing International (Shanghai) Corporation Dual Damascene Copper Process Using a Selected Mask
CN101553907A (zh) * 2006-05-08 2009-10-07 国际商业机器公司 用于低k或者超低k级间电介质图案转移的结构和方法
CN101159310A (zh) * 2007-11-08 2008-04-09 复旦大学 一种CuxO电阻存储器的湿法氧化制备方法
US20110083887A1 (en) * 2009-10-08 2011-04-14 International Business Machines Corporation Photo-patternable dielectric materials curable to porous dielectric materials, formulations, precursors and methods of use thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504210A (zh) * 2019-08-26 2019-11-26 上海华力集成电路制造有限公司 铜互连工艺的制造过程
CN113314822A (zh) * 2021-05-31 2021-08-27 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器
CN113314822B (zh) * 2021-05-31 2022-03-22 成都海威华芯科技有限公司 一种mems滤波器器件背孔的制作工艺和mems滤波器

Also Published As

Publication number Publication date
CN102881650B (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN102082114B (zh) 双大马士革结构的形成方法
CN102394227B (zh) 可降低方块电阻的铜互连结构的制造方法
JP2001176879A (ja) 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法
CN101366116A (zh) 制造厚布线结构的双镶嵌工艺
US20060216929A1 (en) Etch stopless dual damascene structure and method of fabrication
JP2002520854A (ja) デュアルダマシーン製造のためのミスアラインメント許容法
US6350674B1 (en) Manufacturing method for semiconductor device having a multilayer interconnect
US8636879B2 (en) Electro chemical deposition systems and methods of manufacturing using the same
US6699749B1 (en) Method for manufacturing a metal-insulator-metal capacitor
CN102881650A (zh) 一种双大马士革结构的制作方法
CN103066014A (zh) 一种铜/空气隙的制备方法
US8946087B2 (en) Electroless copper deposition
CN102446847B (zh) 一种降低铜互连方块电阻的全光阻双大马士革方法
CN102437108B (zh) 可降低方块电阻的铜互连结构的制造方法
CN101937864B (zh) 接触孔填充方法
US20080014742A1 (en) Method of manufacturing a semiconductor device with through-chip vias
CN102881649A (zh) 一种大马士革结构的制作方法
CN102446848B (zh) 一种降低铜互连方块电阻的单大马士革方法
CN101494191B (zh) 一种双镶嵌结构的制造方法
CN103000568A (zh) 一种金属互连层制作方法
KR100538380B1 (ko) 반도체 소자의 금속배선 형성방법
CN102751188B (zh) 超低介电材料的化学机械抛光方法
TW544857B (en) Manufacturing method of dual damascene structure
KR100458594B1 (ko) 반도체 소자 제조 방법
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant