CN102082114B - 双大马士革结构的形成方法 - Google Patents

双大马士革结构的形成方法 Download PDF

Info

Publication number
CN102082114B
CN102082114B CN 200910200024 CN200910200024A CN102082114B CN 102082114 B CN102082114 B CN 102082114B CN 200910200024 CN200910200024 CN 200910200024 CN 200910200024 A CN200910200024 A CN 200910200024A CN 102082114 B CN102082114 B CN 102082114B
Authority
CN
China
Prior art keywords
silica
low temperature
hard mask
low
pecvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910200024
Other languages
English (en)
Other versions
CN102082114A (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910200024 priority Critical patent/CN102082114B/zh
Publication of CN102082114A publication Critical patent/CN102082114A/zh
Application granted granted Critical
Publication of CN102082114B publication Critical patent/CN102082114B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种双大马士革结构的形成方法，通孔形成之后，涂覆底部抗反射涂层BARC，并填充通孔；涂覆第一光阻胶PR，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度；在第一光刻图案之上沉积低温化学气相沉积CVD氧化硅或低温等离子辅助化学气相沉积PECVD氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度；将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽。采用该方法能够提高半导体器件的性能。

Description

双大马士革结构的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种双大马士革结构的形成方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体电路速度的主要因素。
在传统的半导体工艺中，金属铝一般被用作半导体器件之间的金属互连线，随着半导体工艺的发展，金属铝互连线已经部分被金属铜互连线所替代，这是因为金属铜与金属铝相比具有较小的电阻值，采用金属铜互连线可提高半导体器件之间信号的传输速度；另一方面，低介电常数绝缘材料被用作金属层间的介质层的主要成分，减少了金属层之间的寄生电容，在实际应用中，我们一般将低介电常数绝缘材料称为低K值电介质材料。基于这两种材料的半导体制造工艺被称为双大马士革(dual damascene)工艺，它的特点就是制造多层高密度的金属互连结构，在一定程度上克服了大电阻和寄生电容的问题，从而使半导体电路更高效，同时，将基于这两种材料的多层高密度的金属互连结构称为双大马士革结构。
下面对现有技术中的双大马士革结构的形成方法进行介绍，现有技术中的双大马士革结构的形成方法包括以下步骤：
步骤101，图1a为现有技术中双大马士革结构的形成方法的步骤101的剖面结构示意图，如图1a所示，在第一金属层之上依次沉积第一硬掩膜层、第一介质层、第二硬掩膜层、第二介质层和第三硬掩膜层。
其中，第一金属层为铜线，在此，仅以第一金属层为例对现有技术中的双大马士革结构进行说明，所示第一金属层在实际应用中可为任意一层金属层。
硬掩膜层的材料可为氮化硅，其中，第一硬掩膜层可对位于其下的第一金属层进行保护，第二硬掩膜层和第三硬掩膜层可在后续步骤中分别保护第一介质层和第二介质不因受到光刻胶剥离而使用的化学物质的污染。
当然，在实际情况中，也可省略第二硬掩膜层和第三硬掩膜层，或省略第二硬掩膜层和第三硬掩膜层中的任意一个硬掩膜层，可视具体情况而定。
第一介质层和第二介质层的成分均为低K值电介质材料。
步骤102，图1b为现有技术中双大马士革结构的形成方法的步骤102的剖面结构示意图，如图1b所示，在第一硬掩膜层之上涂覆第一光阻胶(PR)，并对第一PR进行曝光、显影，从而形成第一光刻图案。
其中，第一光刻图案用来定义后续步骤中的沟槽的开口宽度。
在实际应用中，在第一PR之下还涂覆有底部抗反射涂层(BARC)。
步骤103，图1c为现有技术中双大马士革结构的形成方法的步骤103的剖面结构示意图，如图1c所示，按照第一光刻图案对第三硬掩膜层和第二介质层进行刻蚀，从而形成沟槽。
步骤104，图1d为现有技术中双大马士革结构的形成方法的步骤104的剖面结构示意图，如图1d所示，将第一光刻图案剥离。
具体来说，主要采用两种方法去除PR，第一，采用氧气(O2)进行干法刻蚀，氧气与PR发生化学反应，可将PR去除；第二，还可采用湿法去胶法，例如，采用硫酸和双氧水的混合溶液可将PR去除。
步骤105，图1e为现有技术中双大马士革结构的形成方法的步骤105的剖面结构示意图，如图1e所示，涂覆第二PR。
其中，第二PR的一部分存在于第三硬掩膜层之上，第二PR的其他部分填充于沟槽中。
在实际应用中，在第一PR之下还涂覆有BARC。
步骤106，图1f为现有技术中双大马士革结构的形成方法的步骤106的剖面结构示意图，如图1f所示，对第二PR进行曝光、显影，从而形成第二光刻图案。
其中，第二光刻图案用来定义后续步骤中的通孔的开口宽度。
步骤107，图1g为现有技术中双大马士革结构的形成方法的步骤107的剖面结构示意图，如图1g所示，按照第二光刻图案对第二硬掩膜层、第一介质层和第一硬掩膜层进行刻蚀，从而形成通孔。
需要说明的是，当对第一硬掩膜层进行刻蚀时，不刻蚀位于其下方的金属层，否则金属层的铜线中的铜离子在刻蚀过程中会从铜线被溅射到沟槽和通孔中，铜离子因此会扩散到第一介质层和第二介质层的暴露区，这会导致不良的器件性能。
步骤108，图1h为现有技术中双大马士革结构的形成方法的步骤108的剖面结构示意图，如图1h所示，将第二光刻图案剥离。
光刻胶剥离的方法可参照步骤104中相关的描述。
步骤109，图li为现有技术中双大马士革结构的形成方法的步骤109的剖面结构示意图，如图li所示，沉积扩散阻挡层和铜籽晶层。
为了防止在后续步骤中沟槽和通孔中所沉积的金属铜落扩散至第一介质层和第二介质层中，采用物理气相沉积(PVD)工艺沉积扩散阻挡层。
然后，采用PVD工艺在扩散阻挡层之上沉积铜籽晶层。
步骤110，图1j为现有技术中双大马士革结构的形成方法的步骤110的剖面结构示意图，如图1j所示，采用电化学镀(ECP)工艺在沟槽和通孔中生长金属铜。
步骤111，图1k为现有技术中双大马士革结构的形成方法的步骤111的剖面结构示意图，如图1k所示，采用化学机械研磨(CMP)工艺将金属铜抛光至第三硬掩膜层的表面。
在实际应用中，也可将金属铜也抛光至第二介质层的表面
至此，本流程结束。
可见，在现有技术中的双大马士革结构的形成方法中，当形成沟槽后，在沟槽的底部进行刻蚀，从而形成通孔，在这种情况下，对沟槽的深度的控制就显得尤为重要，如果深度控制得不好，不仅会影响沟槽的深度而且会影响通孔的深度，然而，在实际应用中，当对沟槽进行刻蚀时，操作人员不易从晶圆表面观察到沟槽的刻蚀深度，无法对沟槽的刻蚀深度进行精确地控制，从而降低了半导体器件的性能。
发明内容
有鉴于此，本发明提供一种双大马士革结构的形成方法，能够提高半导体器件的性能。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种双大马士革结构的形成方法，该方法包括：
在金属层之上依次沉积第一硬掩膜层和第一介质层，并对第一介质层进行刻蚀，形成通孔；
涂覆底部抗反射涂层BARC，并填充通孔；
涂覆第一光阻胶PR，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度；
在第一光刻图案之上沉积低温化学气相沉积CVD氧化硅或低温等离子辅助化学气相沉积PECVD氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度；
将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽，并将第一光刻图案之下的BARC剥离，对通孔底部的第一硬掩膜层进行刻蚀；
沉积扩散阻挡层和铜籽晶层，采用电化学镀ECP工艺生长金属铜，并采用化学机械研磨CMP工艺将金属铜抛光至低温CVD氧化硅或低温PECVD氧化硅的表面；
对低温CVD氧化硅或PECVD氧化硅进行刻蚀，将BARC表面的低温CVD氧化硅或PECVD氧化硅去除，然后将第二硬掩膜层表面的BARC剥离；
沉积第二介质层，并采用CMP工艺将第二介质层表面研磨至水平。
该方法进一步包括：在第一介质层之上沉积第二硬掩膜层；
当对第一介质层进行刻蚀时，进一步对第二硬掩膜层进行刻蚀，形成通孔。
当通孔中所填充的BARC的上表面与第二硬掩膜层的表面具有相同的高度时，则第一光刻图案中PR的厚度为沟槽的深度；当所涂覆的BARC的高度高于第二硬掩膜层的表面时，则BARC的厚度和第一PR的厚度之和为沟槽的深度。
所述沉积低温CVD氧化硅的方法为：在25℃至230℃的温度下，采用CVD工艺沉积氧化硅；
所述沉积低温PECVD氧化硅的方法为：在25℃至230℃的温度下，采用PECVD工艺沉积氧化硅。
所述刻蚀低温CVD氧化硅的方法为：采用四氟化碳CF4气体对低温CVD氧化硅进行干法刻蚀；
所述刻蚀低温PECVD氧化硅的方法为：采用CF4气体对低温PECVD氧化硅进行干法刻蚀。
第一介质层和第二介质层均为低K值电介质材料。
第一介质层为低K值电介质材料，第二介质层包括碳氧化硅SiOC和低K值电介质材料。
SiOC的厚度为50埃至300埃。
K为2.5至4.2。
可见，在本发明所提供的一种双大马士革结构的形成方法中，在金属层之上依次沉积第一硬掩膜层和第一介质层，并对第一介质层进行刻蚀，形成通孔；涂覆底部抗反射涂层(BARC)，并填充通孔；涂覆第一光阻胶(PR)，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度；在第一光刻图案之上沉积低温化学气相沉积(CVD)氧化硅或低温等离子辅助化学气相沉积(PECVD)氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度；将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽，并将第一光刻图案之下的BARC剥离，对通孔底部的第一硬掩膜层进行刻蚀；沉积扩散阻挡层和铜籽晶层，采用电化学镀(ECP)工艺生长金属铜，并采用化学机械研磨CMP工艺将金属铜抛光至低温CVD氧化硅或低温PECVD氧化硅的表面；对低温CVD氧化硅或PECVD氧化硅进行刻蚀，将BARC表面的低温CVD氧化硅或PECVD氧化硅去除，然后将第二硬掩膜层表面的BARC剥离；沉积第二介质层，并采用CMP工艺将第二介质层表面研磨至水平。这样，预先通过PR对沟槽的宽度和深度进行了定义，从而能够准确控制沟槽的深度，提高了半导体器件的性能。
附图说明
图1a～图1k为现有技术中双大马士革结构的形成方法的步骤101～步骤111的剖面结构示意图。
图2为本发明所提供的一种双大马士革结构的形成方法的流程图。
图3a～图3q为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤301～步骤317的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
图2为本发明所提供的一种双大马士革结构的形成方法的流程图，如图2所示，该方法包括：
步骤201，在金属层之上依次沉积第一硬掩膜层和第一介质层，并对第一介质层进行刻蚀，形成通孔。
步骤202，涂覆底部抗反射涂层(BARC)，并填充通孔。
步骤203，涂覆第一PR，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度。
步骤204，在第一光刻图案之上沉积低温化学气相沉积(CVD)氧化硅或低温等离子辅助化学气相沉积(PECVD)氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度。
步骤205，将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽，并将第一光刻图案之下的BARC剥离，对通孔底部的第一硬掩膜层进行刻蚀。
步骤206，沉积扩散阻挡层和铜籽晶层，采用ECP工艺生长金属铜，并采用CMP工艺将金属铜抛光至低温CVD氧化硅或低温PECVD氧化硅的表面。
步骤207，对低温CVD氧化硅或PECVD氧化硅进行刻蚀，将BARC表面的低温CVD氧化硅或PECVD氧化硅去除，并将第二硬掩膜层表面的BARC剥离。
步骤208，沉积第二介质层，并采用CMP工艺将第二介质层表面研磨至水平。
至此，本流程结束。
下面通过一个实施例对本发明所提供的一种双大马士革结构的形成方法进行详细介绍。
本发明所提供的一种双大马士革结构的形成方法的实施例包括以下步骤：
步骤301，图3a为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤301的剖面结构示意图，如图3a所示，在第一金属层之上依次沉积第一硬掩膜层、第一介质层和第二硬掩膜层。
其中，第一金属层为铜线，所示第一金属层在实际应用中可为任意一层金属层；硬掩膜层的材料可为氮化硅，其中，第一硬掩膜层可对位于其下的第一金属层进行保护，第二硬掩膜层在本步骤中也可省略。
第一介质层的成分为低K值电介质材料，在本发明中，K为2.5至4.2。
优选地，可采用PECVD工艺沉积第一介质层。
步骤302，图3b为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤302的剖面结构示意图，如图3b所示，在第二硬掩膜之上涂覆第二PR，并对第二PR进行曝光、显影，从而形成第二光刻图案。
第二光刻图案用来定义后续步骤中的通孔的开口宽度。
步骤303，图3c为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤303的剖面结构示意图，如图3c所示，按照第二光刻图案对第二硬掩膜层和第一介质层进行刻蚀，从而形成通孔。
需要说明的是，与现有技术相比，在本步骤中，暂不对第一硬掩膜层进行刻蚀。
步骤304，图3d为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤304的剖面结构示意图，如图3d所示，将第二光刻图案剥离。
其中，去除PR的方法与现有技术相同，在此不予赘述。
步骤305，图3e为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤305的剖面结构示意图，如图3e所示，涂覆底部抗反射涂层(BARC)，使通孔完全被BARC所填充。
在实际应用中，当通孔完全被BARC填充后，可使BARC的高度略高于第二硬掩膜层的上表面，也可使通孔中所填充的BARC的上表面与第二硬掩膜层的上表面具有相同的高度，总之，对BARC的高度没有具体的限定，只要可将通孔完全填充即可。
步骤306，图3f为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤306的剖面结构示意图，如图3f所示，涂覆第一PR，并对第一PR进行曝光、显影，从而形成第一光刻图案。
需要说明的是，本步骤中的第一光刻图案与现有技术中的第一光刻图案恰为互补的图案。
在现有技术中，第一PR的开口宽度定义的是沟槽的开口宽度，也就是说，现有技术中第一PR未覆盖的区域是需要进行刻蚀的区域，第一PR覆盖的区域是不需要进行刻蚀的区域，且对第一PR的高度没有限定；而在本步骤中，第一光刻图案中PR的宽度定义的是沟槽的开口宽度，当通孔中所填充的BARC的上表面与第二硬掩膜层的表面具有相同的高度时，则第一光刻图案中PR的厚度为沟槽的深度，当BARC的高度略高于第二硬掩膜层的表面时，则BARC的厚度和第一PR的厚度之和为沟槽的深度，总之，第一PR的表面与第二硬掩膜层表面之间的距离为后续步骤中沟槽的深度。
步骤307，图3g为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤307的剖面结构示意图，如图3g所示，在第一光刻图案之上沉积低温CVD氧化硅。
其中，沉积低温CVD氧化硅的方法为：在25℃至230℃的温度下，采用CVD工艺沉积氧化硅。
在本步骤中，也可在第一光刻图案之上沉积低温等离子辅助化学气相沉积(PECVD)氧化硅。
其中，沉积低温PECVD氧化硅的方法为：在25℃至230℃的温度下，采用PECVD工艺沉积氧化硅。
需要说明的是，在本步骤中，在第一光刻图案之上沉积的材料为低温CVD氧化硅，之所以没有直接沉积低K值电介质材料，是因为PR是一种遇到高温易发生变形的物质，在此，沉积低温CVD氧化硅可避免PR发生变形，从而能够准确定义沟槽的深度和宽度。
步骤308，图3h为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤308的剖面结构示意图，如图3h所示，对低温CVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度。
其中，刻蚀低温CVD氧化硅的方法为：采用四氟化碳CF4气体对低温CVD氧化硅进行干法刻蚀。
在实际应用中，还会采用四氟化碳CF4气体为主的混合气体对低温CVD氧化硅进行干法刻蚀
刻蚀低温PECVD的方法与刻蚀低温PECVD氧化硅的方法相同。
步骤309，图3i为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤309的剖面结构示意图，如图3i所示，将第一光刻图案剥离。
步骤310，图3j为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤310的剖面结构示意图，如图3j所示，将第一光刻图案之下的BARC剥离。
其中，可采用稀氢氟酸(DHF)对BARC进行剥离。
步骤311，图3k为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤311的剖面结构示意图，如图3k所示，对通孔底部的第一硬掩膜层进行刻蚀。
步骤312，图31为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤312的剖面结构示意图，如图31所示，沉积扩散阻挡层和铜籽晶层。
其中，扩散阻挡层为上下层叠的氮化钽TaN和钽Ta。
步骤313，图3m为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤313的剖面结构示意图，如图3m所示，采用ECP工艺生长金属铜。
步骤314，图3n为本发明所提供的一种双大马士革结构的形成方法的步骤314的剖面结构示意图，如图3n所示，采用CMP工艺将金属铜抛光至低温CVD氧化硅的表面。
步骤315，图3o为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤315的剖面结构示意图，如图3o所示，对低温CVD氧化硅进行刻蚀，将BARC表面的低温CVD氧化硅完全去除。
其中，对低温CVD氧化硅进行刻蚀方法可参见步骤308中相关的描述。
步骤316，图3p为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤316的剖面结构示意图，如图3p所示，将第二硬掩膜层表面的BARC剥离。
其中，BARC剥离的方法可参见步骤310中相关的描述。
步骤317，图3q为本发明所提供的一种双大马士革结构的形成方法的实施例中步骤317的剖面结构示意图，如图3q所示，沉积第二介质层，并采用CMP工艺将第二介质层研磨至水平。
优选地，研磨至与沟槽中的金属铜的上表面相同的高度。
其中，第二介质层的主要成分为低K值电介质材料，也可由为碳氧化硅SiOC和低K值电介质材料组合而成，其中，优选地，SiOC的厚度为50埃至300埃。
至此，本流程结束。
在本发明所提供的一种双大马士革结构的形成方法中，通孔形成之后，涂覆底部抗反射涂层BARC，并填充通孔；涂覆第一光阻胶PR，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度；在第一光刻图案之上沉积低温化学气相沉积CVD氧化硅或低温等离子辅助化学气相沉积PECVD氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度；将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽。可见，通过第一光刻图案中的第一PR可对沟槽的形状进行定义，操作人员能从晶圆表面观察到第一PR的形状，并对第一PR的形状进行精确地控制，从而间接地达到了对沟槽的深度进行精确控制的目的，能够提高半导体器件的性能。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种双大马士革结构的形成方法，该方法包括：
在金属层之上依次沉积第一硬掩膜层、第一介质层和第二硬掩膜层，并对第二硬掩膜层和第一介质层进行刻蚀，形成通孔；
涂覆底部抗反射涂层BARC，并填充通孔；
涂覆第一光阻胶PR，并对第一PR进行曝光、显影，形成第一光刻图案，其中，第一光刻图案中第一PR的宽度为沟槽的开口宽度；
在第一光刻图案之上沉积低温化学气相沉积CVD氧化硅或低温等离子辅助化学气相沉积PECVD氧化硅，对低温CVD氧化硅或低温PECVD氧化硅进行刻蚀，并刻蚀至与第一光刻图案中的第一PR相同的高度；
将第一光刻图案剥离，在低温CVD氧化硅或低温PECVD氧化硅中形成沟槽，并将第一光刻图案之下的BARC剥离，对通孔底部的第一硬掩膜层进行刻蚀；
沉积扩散阻挡层和铜籽晶层，采用电化学镀ECP工艺生长金属铜，并采用化学机械研磨CMP工艺将金属铜抛光至低温CVD氧化硅或低温PECVD氧化硅的表面；
对低温CVD氧化硅或PECVD氧化硅进行刻蚀，将BARC表面的低温CVD氧化硅或PECVD氧化硅去除，然后将第二硬掩膜层表面的BARC剥离；
沉积第二介质层，并采用CMP工艺将第二介质层表面研磨至水平。
2.根据1所述的方法，其特征在于，当通孔中所填充的BARC的上表面与第二硬掩膜层的表面具有相同的高度时，则第一光刻图案中PR的厚度为沟槽的深度；当所涂覆的BARC的高度高于第二硬掩膜层的表面时，则第二硬掩膜层表面BARC的厚度和第一PR的厚度之和为沟槽的深度。
3.根据权利要求2所述的方法，其特征在于，所述沉积低温CVD氧化硅的方法为：在25℃至230℃的温度下，采用CVD工艺沉积氧化硅；
所述沉积低温PECVD氧化硅的方法为：在25℃至230℃的温度下，采用PECVD工艺沉积氧化硅。
4.根据权利要求3所述的方法，其特征在于，所述刻蚀低温CVD氧化硅的方法为：采用四氟化碳CF4气体对低温CVD氧化硅进行干法刻蚀；
所述刻蚀低温PECVD氧化硅的方法为：采用CF4气体对低温PECVD氧化硅进行干法刻蚀。
5.根据权利要求4所述的方法，其特征在于，第一介质层和第二介质层均为低K值电介质材料。
6.根据权利要求4所述的方法，其特征在于，第一介质层为低K值电介质材料，第二介质层包括碳氧化硅SiOC和低K值电介质材料。
7.根据权利要求6所述的方法，其特征在于，SiOC的厚度为50埃至300埃。
8.根据权利要求5或6所述的方法，其特征在于，K为2.5至4.2。
CN 200910200024 2009-12-01 2009-12-01 双大马士革结构的形成方法 Expired - Fee Related CN102082114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910200024 CN102082114B (zh) 2009-12-01 2009-12-01 双大马士革结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910200024 CN102082114B (zh) 2009-12-01 2009-12-01 双大马士革结构的形成方法

Publications (2)

Publication Number Publication Date
CN102082114A CN102082114A (zh) 2011-06-01
CN102082114B true CN102082114B (zh) 2013-03-27

Family

ID=44087990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910200024 Expired - Fee Related CN102082114B (zh) 2009-12-01 2009-12-01 双大马士革结构的形成方法

Country Status (1)

Country Link
CN (1) CN102082114B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412196A (zh) * 2011-09-15 2012-04-11 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102446714B (zh) * 2011-09-23 2013-06-26 上海华力微电子有限公司 一种提高铝金属层多次曝光稳定性的方法
CN102446713A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 一种铜互连沟槽结构多次重复光刻的方法
CN103094197B (zh) * 2011-11-02 2015-11-25 中芯国际集成电路制造(上海)有限公司 互连结构制造方法
CN103094198A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 互连结构制造方法
CN103094196B (zh) * 2011-11-02 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN103107125B (zh) * 2011-11-11 2015-01-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN102569176A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 制备双大马士革结构的方法
CN104051322B (zh) * 2013-03-11 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103346118B (zh) * 2013-06-27 2015-02-18 上海华力微电子有限公司 抗反射涂层填充式超低介电常数之铜互连制造方法
CN105565252B (zh) * 2014-10-10 2018-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN110890315A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 具有大马士革结构的半导体结构及其制备方法
CN112786525B (zh) * 2019-11-07 2023-07-07 长鑫存储技术有限公司 半导体器件及其形成方法
CN111554611A (zh) * 2020-04-29 2020-08-18 上海华虹宏力半导体制造有限公司 双大马士革结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433062A (zh) * 2002-01-10 2003-07-30 联华电子股份有限公司 在低介电常数材料层中形成开口的方法
US20040087164A1 (en) * 2002-10-31 2004-05-06 Taiwan Semiconductor Manufacturing Company Scum solution for chemically amplified resist patterning in cu/low k dual damascene
CN101405234A (zh) * 2006-03-22 2009-04-08 应用材料公司 用于在双镶嵌应用中蚀刻底部抗反射涂覆层的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433062A (zh) * 2002-01-10 2003-07-30 联华电子股份有限公司 在低介电常数材料层中形成开口的方法
US20040087164A1 (en) * 2002-10-31 2004-05-06 Taiwan Semiconductor Manufacturing Company Scum solution for chemically amplified resist patterning in cu/low k dual damascene
CN101405234A (zh) * 2006-03-22 2009-04-08 应用材料公司 用于在双镶嵌应用中蚀刻底部抗反射涂覆层的方法

Also Published As

Publication number Publication date
CN102082114A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
CN102082114B (zh) 双大马士革结构的形成方法
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US6479380B2 (en) Semiconductor device and manufacturing method thereof
US9330974B2 (en) Through level vias and methods of formation thereof
KR102139460B1 (ko) 초전도체 디바이스들을 위한 비-산화물 기반 유전체들
US10978389B2 (en) Semiconductor device and manufacturing method thereof
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US7323408B2 (en) Metal barrier cap fabrication by polymer lift-off
CN100576499C (zh) 双镶嵌结构的形成方法
CN101427361A (zh) 电介质材料中的金属互连
EP1974379A2 (en) Dual-damascene process to fabricate thick wire structure
US10453700B2 (en) Low damage low-k dielectric etch
US6797627B1 (en) Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US20060211240A1 (en) Method of enhancing adhesion between dielectric layers
US8293638B2 (en) Method of fabricating damascene structures
CN101447448B (zh) 蚀刻方法及其在多层堆叠中形成孔的应用
CN104377189A (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
CN103515308B (zh) 铜内连结构及其制造方法
CN102299097B (zh) 一种金属连线刻蚀方法
CN103107125A (zh) 半导体器件及其形成方法
US20150104938A1 (en) Method for forming damascene opening and applications thereof
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20191201

CF01 Termination of patent right due to non-payment of annual fee