CN103107125B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN103107125B CN103107125B CN201110358301.8A CN201110358301A CN103107125B CN 103107125 B CN103107125 B CN 103107125B CN 201110358301 A CN201110358301 A CN 201110358301A CN 103107125 B CN103107125 B CN 103107125B
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- ultra
- low
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件及其形成方法。所述形成方法包括：提供半导体衬底；在半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，保护层的介电常数范围包括：2.2～2.5，保护层具有致密的结构；依次刻蚀保护层、超低k介质层和刻蚀阻挡层至露出半导体衬底，形成沟槽；在沟槽中填充满金属层；对金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。所述半导体器件包括：半导体衬底；依次位于半导体衬底上的刻蚀阻挡层、超低k介质层和保护层；位于半导体衬底上，且依次被保护层、超低k介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。本发明可以提高半导体器件的稳定性和可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及的是一种半导体器件及其形成方法。
背景技术
随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。
目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。
在现有形成铜布线或导电插塞的过程中，通过刻蚀介质层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k，ULK)的介电材料作为介质层(所述超低k为介电常数小于等于2.5)。
更多关于ULK的技术方案可参考申请号为US201113023315的美国专利申请。
在半导体器件的后段制作过程中，在制作铜金属布线过程中采用超低k介质层的工艺如图1至图4所示。
如图1所示，提供半导体衬底10，所述半导体衬底10上形成有如晶体管、电容器、导电插塞等结构；在半导体衬底10上形成刻蚀阻挡层20；在刻蚀阻挡层20上形成超低k介质层30；在超低k介质层30上形成抗反射层(BARC)40；在抗反射层40上涂覆光刻胶层50；经过曝光显影工艺，在光刻胶层50上定义出开口的图案。
如图2所示，以光刻胶层50为掩膜，沿开口的图案刻蚀超低k介质层30至露出半导体衬底10，形成沟槽60。
如图3所示，去除光刻胶层50和抗反射层40；用溅镀工艺在超低k介质层30上形成铜金属层70，且所述铜金属层70填充满沟槽。
如图4所示，采用化学机械研磨法(CMP)平坦化铜金属层70至露出超低k介质层30，形成金属布线层70a。
但是现有技术在超低k介质层中形成金属布线或导电插塞时，超低k介质层的介电常数k值会发生漂移，从而导致超低k介质层电容值发生变化(如超低k介质层的电容比低k介质层电容高出40％)，使半导体器件的稳定性和可靠性产生严重问题。
因此，如何在制作金属布线层或导电插塞时，防止超低k介质层的介电常数k值发生漂移就成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，防止在制作金属布线层或导电插塞时，超低k介质层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括步骤：
提供半导体衬底；
在所述半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；
依次刻蚀所述保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；
在所述沟槽中填充满金属层；
对所述金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。
可选地，所述超低k介质层的介电常数为小于或等于2.5。
可选地，所述超低k介质层的材料为SiOCH。
可选地，所述保护层的材料包括氮化硼。
可选地，所述保护层的厚度范围包括
可选地，所述剩余的保护层的厚度大于或等于
可选地，所述金属层的材料包括铜。
可选地，所述半导体器件的形成方法还包括：在形成沟槽之前，在所述保护层上依次形成绝缘层、抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、绝缘层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层；在对所述金属层进行平坦化处理时，去除所述绝缘层。
可选地，所述半导体器件的形成方法还包括：在形成沟槽之前，在所述保护层上依次形成抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层。
为了解决上述问题，本发明还提供了一种半导体器件，包括：
半导体衬底；
依次位于所述半导体衬底上的刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；
位于所述半导体衬底上，且依次被所述保护层、超低k介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。可选地，所述保护层的材料包括氮化硼。
可选地，所述保护层的厚度范围大于或等于且小于
可选地，所述超低k介质层的介电常数为小于或等于2.5。
可选地，所述超低k介质层的材料为SiOCH。
可选地，所述金属布线层或导电插塞的材料包括铜。
与现有技术相比，本发明具有以下优点：在形成半导体器件时，在超低k介质层上形成保护层，所述保护层的介电常数范围包括2.2～2.5，且所述保护层具有致密的结构，并在沟槽中填充满金属层后，对金属层进行平坦化处理的过程中去除部分保护层，使剩余的保护层的上表面与所述金属层的上表面齐平，即在使金属层的上表面平坦化的过程中，不直接接触超低k介质层，从而不会对超低k介质层的介电常数造成影响，避免了超低k介质层的介电常数发生漂移的可能性；且剩余的保护层的介电常数与超低k介质层的介电常数相对应，不影响半导体器件的性能，最终提高了半导体器件的稳定性和可靠性。
附图说明
图1至图4为现有技术形成包含超低k介质层的金属布线的示意图；
图5是本发明半导体器件的形成方法具体实施方式流程示意图；
图6至图14是本发明实施例一半导体器件的形成方法的示意图；
图15至图19是本发明实施例二半导体器件的形成方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
在深亚微米以下的工艺，在后段工艺中制作金属布线层或导电插塞时，采用超低k介电材料作为介质层过程中，发明人发现由于超低k介质层是多孔材料(图1至图4所示)，因此在采用CMP工艺平坦化介质层的过程中，介质层内的孔曝露，CMP工艺中使用的双氧水(H2O2)会反应去除超低k介质层中的CH3 +，导致超低k介质层的介电常数k值发生偏移(通常平坦化后k值会由2.5偏移至2.8)，进而会导致超低k介质层电容发生变化(比低k介质层电容高出40％)，从而导致超低k介质层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。
发明人针对上述技术问题，经过对原因的分析，不断研究发现通过在超低k介质层上形成介电常数位于2.2～2.5且结构致密的保护层，在沟槽中填充满金属层后，对金属层进行平坦化处理的过程中去除部分保护层，使剩余的保护层的上表面与所述金属层的上表面齐平，即在使金属层的上表面平坦化的过程中，CMP工艺虽然会使剩余的保护层的介电常数发生变化，但却并不直接接触超低k介质层，从而不会对超低k介质层的介电常数造成影响，避免了平坦化工艺对超低k介质层的介电常数的影响，有效防止了超低k介质层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。
图5为本发明半导体器件的形成方法具体实施方式流程示意图，如图5所示，所述半导体器件的形成方法包括：
步骤S1，提供半导体衬底；
步骤S2，在所述半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；
步骤S3，依次刻蚀所述保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；
步骤S4，在所述沟槽中填充满金属层；
步骤S5，对所述金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平。
下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
图6至图11为本发明形成包含超低k介质层的半导体器件的方法的实施例一示意图。本实施例以形成金属布线层为例，但其不限制本发明的保护范围，如还可以用于形成导电插塞等。
如图6所示，提供半导体衬底100。
所述半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构。
如图7所示，在所述半导体衬底100上形成刻蚀阻挡层200。
所述刻蚀阻挡层200作为后续的刻蚀停止层，以防止刻蚀过程中刻蚀气体或液体损伤到下面的膜层。
本实施例中，为了与后续形成的超低k介质层更好地匹配，刻蚀阻挡层200一般选用含氧、氮的碳硅化合物材料；优选含氮的碳硅化合物。
所示刻蚀阻挡层200的具体形成工艺对于本领域的技术人员是熟知的，在此不再赘述。
如图8所示，在所述刻蚀阻挡层200上形成超低k介质层300。
所述超低k介质层300的介电常数可以小于或等于2.5，如：2.2、2.3、2.4或2.5。
所述超低k介质层300为多孔材料，其材料具体可以为SiOCH，所述SiOCH的原子间间隔较为稀疏。形成超低k介质层300的方法可以为化学气相沉积法。
如图9所示，在所述超低k介质层300上形成保护层400。
所述保护层400的介电常数与所述超低k介质层300的介电常数相对应。所述保护层400的介电常数范围可以包括：2.2～2.5，如：2.2、2.3、2.4或2.5。
具体地，所述保护层400的材料可以为氮化硼(BN)。由于氮化硼中没有气孔，且其介电常数与超低k介质层300的介电常数相对应，因此在后续平坦化过程中，可以保留一定厚度的保护层400，保留的保护层可以保护超低k介质层300的介电常数不受平坦化工艺的影响。
所述氮化硼的厚度范围可以包括如：或
所述氮化硼可以采用化学气相沉积方法形成，也可以采用现有技术其他工艺形成，其不限制本发明的保护范围。
如图10所示，在所述保护层400表面形成抗反射层600，且在抗反射层600上旋涂光刻胶层700。
所述抗反射层600用以在后续曝光工艺中保护下面的膜层，避免下面膜层受到光的影响而改变性质。
如图11所示，对所述光刻胶层700进行图案化处理，形成开口图形；以所述光刻胶层700为掩模，沿开口图形依次刻蚀所述抗反射层600、保护层400、超低k介质层300和刻蚀阻挡层200至露出所述半导体衬底100，形成沟槽，所述沟槽用以后续填充形成金属布线层。
如图12所示，用灰化工艺等去除光刻胶层700，然后用湿法蚀刻等去除残留的光刻胶层700和抗反射层600。
如图13所示，在所述沟槽中填充满金属层800。
本实施例中，所述金属层800的材料可以为铜，此时，在形成金属层800之前，在沟槽底部还应用物理气相沉积法形成一层铜籽晶层(图中未示出)，使金属层800围绕其生长。
如图14所示，对所述金属层800进行平坦化处理，并去除部分保护层400，使剩余的保护层400a的上表面与平坦化处理后金属层800的上表面齐平。
至此，形成金属布线层800a。
为了更好地保护超低k介质层在CMP工艺中不受影响，所述剩余的保护层400a的厚度可以大于或等于如：或等。此时，在对金属层800的上表面平坦化的过程中，不直接接触超低k介质层300，从而不会对超低k介质层300的介电常数造成影响，避免了超低k介质层300的介电常数发生漂移的可能性；此外，剩余的保护层400a的介电常数与超低k介质层300的介电常数相对应，不影响半导体器件的性能，最终提高了半导体器件的稳定性和可靠性。
采用本实施例方法形成的半导体器件，包括：
半导体衬底；
依次位于所述半导体衬底上的刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构；
位于所述半导体衬底上，且依次被所述保护层、超低k介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。
其中，所述保护层的材料可以包括氮化硼。
其中，所述保护层的厚度范围可以大于或等于且小于
其中，所述超低k介质层的介电常数可以为小于或等于2.5。
其中，所述超低k介质层的材料可以为SiOCH。
其中，所述金属布线层或导电插塞的材料可以包括铜。
实施例二
与实施例一相比，本实施例在形成沟槽之前，参考图15所示，在所述保护层400上先形成绝缘层500，然后再在所述绝缘层500上依次形成抗反射层600和光刻胶层700；参考图16所示，对所述光刻胶层700进行图案化处理，形成开口图形，且以所述光刻胶层700为掩模，沿开口图形依次刻蚀所述抗反射层600、绝缘层500、保护层400、超低k介质层300和刻蚀阻挡层200至露出所述半导体衬底100，形成沟槽；参考图17所示，在所述沟槽中填充满金属层800之前，依次去除所述光刻胶层700和抗反射层600；参考图18所示，在所述沟槽中填充满金属层800；参考图19所示，对所述金属层800进行平坦化处理，并去除所述绝缘层500和部分保护层400，使剩余的保护层400a的上表面与平坦化处理后金属层800的上表面齐平。
其中，所述绝缘层500的材料可以为TEOS(正硅酸乙酯)。
本实施例其余步骤与实施例一相同，在此不再赘述。
本实施例在抗反射层600和保护层400之间增加了一层绝缘层500。所述绝缘层500是一层致密的氧化层，其可以进一步改善抗反射层600与保护层400之间的结合力。
采用本实施例方法形成的半导体器件与实施例一形成的半导体器件相同，在此不再赘述。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体器件的形成方法，其特征在于，包括步骤：
提供半导体衬底；
在所述半导体衬底上依次形成刻蚀阻挡层、超低k介质层和保护层，所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构，所述超低k介质层为多孔材料，所述保护层的厚度范围包括
依次刻蚀所述保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；
在所述沟槽中填充满金属层；
对所述金属层进行平坦化处理，并去除部分保护层，剩余的保护层的上表面与金属层的上表面齐平，所述剩余的保护层的厚度大于或等于
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述超低k介质层的介电常数为小于或等于2.5。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述超低k介质层的材料为SiOCH。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括氮化硼。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述金属层的材料包括铜。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成沟槽之前，在所述保护层上依次形成绝缘层、抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、绝缘层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层；在对所述金属层进行平坦化处理时，去除所述绝缘层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成沟槽之前，在所述保护层上依次形成抗反射层和光刻胶层；对所述光刻胶层进行图案化处理，形成开口图形；以所述光刻胶层为掩模，沿开口图形依次刻蚀所述抗反射层、保护层、超低k介质层和刻蚀阻挡层至露出所述半导体衬底，形成沟槽；在所述沟槽中填充满金属层之前，依次去除所述光刻胶层和抗反射层。
8.一种半导体器件，其特征在于，包括：
半导体衬底；
依次位于所述半导体衬底上的刻蚀阻挡层、超低k介质层和保护层；所述保护层的介电常数范围包括：2.2～2.5，所述保护层具有致密的结构，所述超低k介质层为多孔材料，所述保护层的厚度范围大于或等于且小于
位于所述半导体衬底上，且依次被所述保护层、超低k介质层和刻蚀阻挡层所包围的金属布线层或导电插塞。
9.如权利要求8所述的半导体器件，其特征在于，所述保护层的材料包括氮化硼。
10.如权利要求8所述的半导体器件，其特征在于，所述超低k介质层的介电常数为小于或等于2.5。
11.如权利要求10所述的半导体器件，其特征在于，所述超低k介质层的材料为SiOCH。
12.如权利要求8所述的半导体器件，其特征在于，所述金属布线层或导电插塞的材料包括铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110358301.8A CN103107125B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110358301.8A CN103107125B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103107125A CN103107125A (zh) | 2013-05-15 |
| CN103107125B true CN103107125B (zh) | 2015-01-21 |
Family
ID=48314879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110358301.8A Active CN103107125B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103107125B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979272B (zh) * | 2014-04-04 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| CN113539955B (zh) * | 2021-08-05 | 2024-02-06 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN116759383B (zh) * | 2023-08-17 | 2023-11-03 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1812074A (zh) * | 2004-12-08 | 2006-08-02 | 三星电子株式会社 | 形成互连结构和半导体器件的方法 |
| CN102082114A (zh) * | 2009-12-01 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构的形成方法 |
-
2011
- 2011-11-11 CN CN201110358301.8A patent/CN103107125B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1812074A (zh) * | 2004-12-08 | 2006-08-02 | 三星电子株式会社 | 形成互连结构和半导体器件的方法 |
| CN102082114A (zh) * | 2009-12-01 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103107125A (zh) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410437B1 (en) | Method for etching dual damascene structures in organosilicate glass | |
| US8093150B2 (en) | Methods of manufacturing semiconductor devices and structures thereof | |
| US7790601B1 (en) | Forming interconnects with air gaps | |
| TWI440088B (zh) | 非揮發性記憶體之第一層間介電堆疊 | |
| US20130005147A1 (en) | Method of reducing critical dimension process bias differences between narrow and wide damascene wires | |
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| TWI636576B (zh) | 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器 | |
| US10832946B1 (en) | Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations | |
| US11854965B2 (en) | Sidewall spacer structure enclosing conductive wire sidewalls to increase reliability | |
| CN103107125B (zh) | 半导体器件及其形成方法 | |
| TWI786757B (zh) | 半導體結構及其形成方法 | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| JP2000091308A (ja) | 半導体装置の製造方法 | |
| CN103165518B (zh) | 互连结构的制造方法 | |
| CN103165576B (zh) | 半导体器件及其制造方法 | |
| CN102446812B (zh) | 一种金属互连方法 | |
| CN104851835A (zh) | 金属互连结构及其形成方法 | |
| CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
| CN112786525B (zh) | 半导体器件及其形成方法 | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| CN102479748B (zh) | 一种半导体器件的形成方法 | |
| KR101147387B1 (ko) | 반도체 소자의 제조방법 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| CN113113349B (zh) | 半导体结构的形成方法 | |
| KR100859474B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |