JP2000091308A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】無機系のハードマスクを用いて、有機系低誘電
率膜を精密に異方性ドライエッチングする工程を有する
半導体装置の製造方法を提供する。 【解決手段】導電領域を有する半導体基板上又は下層導
電層上に、有機系低誘電率膜を成膜する工程と、前記有
機系低誘電率膜上に無機系のハードマスクを成膜する工
程と、前記無機系のハードマスクを用いて、前記有機系
低誘電率膜をエッチングすることにより、前記導電領域
に達する開口部を形成する工程を有する半導体装置の製
造方法において、前記無機系のハードマスクを用いて前
記有機系低誘電率膜をエッチングすることにより、前記
導電領域に達する開口部を形成する工程は、前記無機系
ハードマスクのスパッタリング生成物を、前記有機系低
誘電率膜の開口部側壁に開口部側壁保護膜として堆積さ
せながら、前記有機系低誘電率膜をエッチングする工程
を有する半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板上に形成した有機系低誘電率
膜を、無機系のハードマスクを用いてエッチングするこ
とにより開口部を形成する際に、前記無機系のハードマ
スクのスパッタ生成物を前記開口部側壁保護膜として堆
積させることを特徴とする、半導体装置の製造方法に関
する。

【０００２】

【従来の技術】近年の半導体装置、特に超ＬＳＩデバイ
スでは、数ｍｍ角のチップに数百万個以上の素子を集積
化することが必要なため、従来のような平面的な素子の
微細化でこれを実現することは困難であり、配線を２重
３重に積み上げる多層配線技術が不可欠となっている。

【０００３】一方、素子の高機能化、デバイスの動作速
度の高速化のニーズはとどまるところを知らず、これを
満たすプロセス技術の開発、整備が急がれている。

【０００４】中でも、多層配線構造の採用による層間容
量の低減化は、信号遅延時間の低減につながるため、上
記ニーズに応えるためには重要な課題である。こういっ
た背景から、層間容量の低減のための低誘電率の層間絶
縁膜が注目されている。

【０００５】従来から、低誘電率層間絶縁膜として、大
別して有機系と無機系のものが知られている。無機系の
低誘電率層間絶縁膜としては、例えばＳｉＯＦが知られ
ており、プラズマＣＶＤ法による成膜の容易さ等から実
用化に近い技術として注目されている。

【０００６】有機系の低誘電率絶縁膜を層間絶縁膜は、
微細多層配線構造とした場合であっても、比誘電率εが
極めて低い材料からなるため、層間容量を大幅に低減す
ることが可能である。従って、次世代以降へ向けての実
用化の期待が大きい。

【０００７】本発明に関連する技術として、特開平５−
１２１３７１号公報には、半導体基板上に形成された有
機膜をエッチングガスとして酸素と塩素の混合ガスを用
いるドライエッチング法によりエッチングする半導体製
造方法が記載されている。そして、そこでは、エッチン
グする際に前記半導体基板を−５０℃以下に冷却し、圧
力が１０〜５０ｍＴｏｒｒの条件で下層有機膜のエッチ
ングを行うと、パターンサイズによるエッチング速度の
差がなく、マスクパターンに忠実で、側壁への堆積物の
ないものが得られる旨が記載されている。

【０００８】

【発明が解決しようとする課題】ところで、従来の有機
系の低誘電率絶縁膜を層間絶縁膜として用いる半導体装
置は、例えば、次のような工程により製造していた。以
下、図面により従来の製造プロセスを説明する。この例
は、層間絶縁膜として有機系低誘電率膜を用いる半導体
装置を製造するプロセスにおいて、前記有機系低誘電率
膜中に接続孔を形成する工程についてのものである。

【０００９】先ず、図９（ａ）に示すように、図示しな
い半導体回路等が形成された半導体基板４０１上に、例
えば、スピンコート法により、有機系低誘電率膜４０２
を成膜する。有機系低誘電率膜４０２としては、例え
ば、ポリアリールエーテル等を材料として用いることが
できる。

【００１０】次いで、この有機系低誘電率膜４０２の上
に無機系ハードマスクとして、酸化シリコン膜４０３
を、例えば、ＣＶＤ法により成膜する。さらに、全面に
レジスト膜４０４を成膜したのち、接続孔形成のための
所定のパターニングを行う。

【００１１】次に、図９（ｂ）に示すように、レジスト
膜４０４をマスクとして、酸化シリコン膜４０３のエッ
チングを行う。このときのエッチングは、例えば、以下
に示す条件で行われる。

【００１２】（酸化シリコン膜４０３のエッチング条
件） エッチングガス：Ｃ₄ Ｆ₈ ／ＣＯ／Ａｒ／Ｏ₂ ＝１４／
２５０／１００／２ｍｌ／ｍｉｎ 圧力：５．３Ｐａ 印加電力：１６００Ｗ 基板設置電極温度：２０℃ エッチャー：マグネトロンエッチャー

【００１３】次いで、図９（ｃ）に示すように、酸化シ
リコン膜４０３をマスクとして、有機系低誘電率膜４０
２をエッチングを行うことによって、有機低誘電率膜４
０２に接続孔Ｅを開口する。このときのエッチングは、
例えば、以下に示す条件で行われる。

【００１４】（有機系低誘電率膜４０２のエッチング条
件） エッチングガス：Ｏ₂ ／Ｈｅ＝７／２００ｍｌ／ｍｉｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５０Ｗ 基板設置電極温度：−５０℃ エッチャー：ＥＣＲプラズマエッチャー

【００１５】その後は、前記接続孔Ｅにアルミニウムや
タングステン等の導電性物質を埋め込み、上層配線層を
形成する等することによって、所望の半導体装置を製造
することができる。

【００１６】ところで、上述した工程のうち、酸化シリ
コン膜４０３をマスクとして、有機系低誘電率膜４０２
をエッチングを行うことによって、有機低誘電率膜４０
２に接続孔Ｅを開口する工程においては、次のような問
題があった。

【００１７】即ち、該有機系低誘電率膜４０２のエッチ
ングにおいては、ＲＦバイアスパワーの低い状態（５０
Ｗ程度）で、エッチングガスとして酸素含有ガスを用い
て、エッチングを行っていた。しかしながら、このよう
な条件においては、プラズマ中で解離した活性酸素ラジ
カルの有機系低誘電率膜材料との反応性がきわめて高い
ために、該有機系低誘電率膜の開口部底部のみならず、
開口部側壁部とも反応し、開口部の形状が、前掲図９
（ｃ）に示すようなボーイング形状となってしまう場合
があった。

【００１８】そして、開口部側壁がこのようなボーイン
グ形状となった場合には、その後にＴｉ，ＴｉＮ等のバ
リアメタルを堆積させる工程において、バリアメタルを
接続孔側壁に十分に堆積させることが不可能となり、そ
の後のタングステン等の埋め込み不良を引き起こすおそ
れがある。

【００１９】そこで、本発明はかかる問題点を解決し
て、無機系のハードマスクを用いて、有機系低誘電率膜
を精密に異方性エッチングする工程に特徴を有する半導
体装置の製造方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記課題を解決すべく、
本発明は、導電領域を有する半導体基板上に有機系低誘
電率膜を成膜する工程と、前記有機系低誘電率膜上に無
機系のハードマスクを成膜する工程と、前記無機系のハ
ードマスクを用いて、前記有機系低誘電率膜をエッチン
グすることにより、前記導電領域に達する開口部を形成
する工程を有する半導体装置の製造方法において、前記
無機系のハードマスクを用いて、前記有機系低誘電率膜
をエッチングすることにより、前記導電領域に達する開
口部を形成する工程は、前記無機系ハードマスクのスパ
ッタリング生成物を、前記有機系低誘電率膜の開口部側
壁に開口部側壁保護膜として堆積させながら、前記有機
系低誘電率膜をエッチングする工程を有することを特徴
とする、半導体装置の製造方法を提供する。

【００２１】また、本発明は、半導体素子が形成された
半導体基板上に、下層導電層を形成する工程と、前記下
層導電層上に、有機系低誘電率膜を成膜する工程と、前
記有機系低誘電率膜上に無機系のハードマスクを成膜す
る工程と、前記無機系のハードマスクを用いて前記有機
系低誘電率膜をエッチングすることにより、前記下層導
電層に達する開口部を形成する工程を有する半導体装置
の製造方法において、前記無機系のハードマスクを用い
て前記有機系低誘電率膜をエッチングすることにより、
前記下層導電層に達する開口部を形成する工程は、前記
無機系ハードマスクのスパッタリング生成物を、前記有
機系低誘電率膜の開口部側壁に開口部側壁保護膜として
堆積させながら、前記有機系低誘電率膜をエッチングす
る工程を有することを特徴とする、半導体装置の製造方
法をも提供する。

【００２２】前記本発明においては、前記無機系のハー
ドマスクとして、酸化シリコン膜（ＳｉＯ₂ 膜）、窒化
シリコン膜（Ｓｉ₃ Ｎ₄ 膜）、酸化窒化シリコン膜（Ｓ
ｉ_xＯ_y Ｎ_Z ）又は窒化チタニウム膜（ＴｉＮ膜）を用
いるのが好ましい。

【００２３】また、前記無機系ハードマスクを用いてエ
ッチングすることにより前記有機系低誘電率膜を開口す
る工程は、エッチングガスとして、少なくとも酸素又は
窒素を含有するガスを用いる工程を有するのが好まし
い。

【００２４】前記本発明においては、前記有機低誘電率
膜として、環状フッ素樹脂シロキシサン共重合体、変成
ポリテトラフルオロエチレン系樹脂、ポリ−１，４−ジ
フルオロメチルベンゼン、ポリイミド、フッ化ポリイミ
ド、ポリアリールエーテル、ポリフッ化ナフタレン、ポ
リ−ｐ−キシレン、ポリ−２，３，５，６−テトラフル
オロ−ｐ−キシレン、ベンゾシクロブテンポリマー、下
記化２５で表される繰り返し単位構造を有する高分子、

【００２５】

【化２５】

【００２６】（式中、ｘ，ｙは、０または１をそれぞれ
表し、Ｚは、０，１または２を表し、Ｒ¹ は、アルキル
基、アルコキシ基またはハロゲン原子を表す。） 下記化２６で表される繰り返し単位構造を有する高分
子、

【００２７】

【化２６】

【００２８】（式中、ｒは、同一または相異なって、水
素原子またはフッ素原子を表し、Ｒ² は、アルキレン基
を表す。） 下記化２７で表される繰り返し単位構造を有する高分
子、

【００２９】

【化２７】

【００３０】下記化２８で表される繰り返し単位構造を
有する高分子、

【００３１】

【化２８】

【００３２】（式中、ｎ，ｍは、任意の自然数を表
す。） 下記化２９で表される繰り返し単位構造を有する高分
子、

【００３３】

【化２９】

【００３４】下記化３０で表される繰り返し単位構造を
有する高分子、

【００３５】

【化３０】

【００３６】（式中、Ｒ³ は、−Ｒ⁶ −Ｃ（ＣＲ⁷ ₂）₂
−Ｒ⁵ −で表される基を表し、Ｒ⁶は、アルキレン基を
表し、Ｒ⁷ は、水素原子またはフッ素原子を表し、Ｒ⁴
は、３価の炭化水素基を表す。） 下記化３１で表される繰り返し単位構造を有する高分
子、

【００３７】

【化３１】

【００３８】（式中、ｒ’は、同一または相異なって、
水素原子またはフッ素原子を表す。） 下記化３２で表される繰り返し単位構造を有する高分
子、

【００３９】

【化３２】

【００４０】（式中、Ｒ⁴ は、アルキレン基を表す。） 下記化３３で表される繰り返し単位構造を有する高分
子、

【００４１】

【化３３】

【００４２】（式中、ｒ”は、同一または相異なって、
水素原子またはフッ素原子を表す。） 下記化３４で表される繰り返し単位構造を有する高分
子、

【００４３】

【化３４】

【００４４】（式中、ａ，ｂおよびｃは、任意の自然数
を表す。） 下記化３５で表される繰り返し単位構造を有する高分
子、および、

【００４５】

【化３５】

【００４６】（式中、Ｘ₁ ，Ｙ₁ は、０以上１以下の数
を表す。） 下記化３６で表される繰り返し単位構造を有する高分
子、

【００４７】

【化３６】

【００４８】（式中、Ｘ₂ ，Ｙ₂ は、０以上１以下の数
を表す。）からなる群から選ばれる高分子の１種または
２種以上を用いるのが好ましい。

【００４９】従来の無機系ハードマスクを用いる有機系
低誘電率膜のエッチング工程を有する半導体装置の製造
方法によれば、エッチングが縦方向のみならず、横方向
にも進行し、開口部がボーイング形状となってしまって
いた。

【００５０】しかしながら、本発明の半導体製造方法に
よれば、ドライエッチングの際に、無機ハードマスクの
スパッタ物が有機系低誘電率膜開口部の側壁に保護膜と
して付着して、横方向へのエッチングの進行を効果的に
抑制することができる。従って、良好な異方性加工が可
能となり、信頼性の極めて高い微細な多層構造を有する
半導体装置を歩留りよく製造することができる。

【００５１】

【発明の実施の形態】本発明は、半導体装置、特に有機
系低誘電率膜を層間絶縁膜として用いる、多層配線層構
造を有する半導体装置の製造方法において、前記有機系
低誘電率膜に接続孔又は溝配線を形成する技術に関す
る。

【００５２】以下、本発明の半導体装置の製造方法を詳
細に説明する。本発明は、有機系低誘電率膜中に形成す
る半導体基板に形成された導電領域と導電層とを導通さ
せるための接続プラグ、若しくは、下層導電層と上層導
電層とを導通するための溝配線形成用の孔を形成する方
法に特徴を有する半導体装置の製造方法である。

【００５３】すなわち、本願の第１の発明は、導電領域
が形成された半導体基板上に、有機系低誘電率膜と無機
系のハードマスクを成膜したのち、前記無機系のハード
マスクをマスク材として、前記有機系低誘電率膜に前記
半導体基板の導電領域に達する接続孔の形成方法に特徴
を有する。

【００５４】また、本願の第２の発明は、所定の半導体
素子等が形成された基板上に、絶縁膜を介して形成した
下層導電層上に、有機系低誘電率膜と無機系のハードマ
スクを成膜したのち、前記無機系のハードマスクをマス
ク材として、前記有機系低誘電率膜に前記下層導電層に
達する溝配線を形成する方法に特徴を有する。

【００５５】前記第１の発明において、導電領域として
は、例えば半導体基板に形成されるソース・ドレイン領
域であり、該領域は、半導体基板の所定の領域にリン、
ホウ素、砒素等の不純物をイオン注入することにより形
成することができる。

【００５６】また、前記第２の発明において、下層導電
層としては、例えば多層配線構造を有する半導体装置の
下層配線層である。

【００５７】本発明の半導体素子等が形成された半導体
基板上に、有機系低誘電率膜を成膜する工程は、ｎ型若
しくはｐ型シリコン半導体基板の素子分離を行ったの
ち、酸化シリコン膜等の絶縁膜を介して、ゲート電極や
下層配線等の半導体素子等を形成した後、全面に有機系
低誘電率膜を成膜する工程である。

【００５８】前記有機系低誘電率膜材料としては、有機
系低誘電率膜を形成できるものであれば特に制限はな
い。例えば、環状フッ素樹脂シロキシサン共重合体、変
成ポリテトラフルオロエチレン系樹脂、ポリ−１，４−
ジフルオロメチルベンゼン、ポリイミド、フッ化ポリイ
ミド、ポリアリールエーテル、ポリフッ化ナフタレン、
ポリ−ｐ−キシレン、ポリ−２，３，５，６−テトラフ
ルオロ−ｐ−キシレン、ベンゾシクロブテンポリマー、
下記化３７で表される繰り返し単位構造を有する高分
子、

【００５９】

【化３７】

【００６０】（式中、ｘ，ｙは、０または１をそれぞれ
表し、Ｚは、０，１または２を表し、Ｒ¹ は、アルキル
基、アルコキシ基またはハロゲン原子を表す。） 下記化３８で表される繰り返し単位構造を有する高分
子、

【００６１】

【化３８】

【００６２】（式中、ｒは、同一または相異なって、水
素原子またはフッ素原子を表し、Ｒ² は、アルキレン基
を表す。） 下記化３９で表される繰り返し単位構造を有する高分
子、

【００６３】

【化３９】

【００６４】下記化４０で表される繰り返し単位構造を
有する高分子、

【００６５】

【化４０】

【００６６】（式中、ｎ，ｍは、任意の自然数を表
す。） 下記化４１で表される繰り返し単位構造を有する高分
子、

【００６７】

【化４１】

【００６８】下記化４２で表される繰り返し単位構造を
有する高分子、

【００６９】

【化４２】

【００７０】（式中、Ｒ³ は、−Ｒ⁶ −Ｃ（ＣＲ⁷ ₂）₂
−Ｒ⁵ −で表される基を表し、Ｒ⁶は、アルキレン基を
表し、Ｒ⁷ は、水素原子またはフッ素原子を表し、Ｒ⁴
は、３価の炭化水素基を表す。） 下記化４３で表される繰り返し単位構造を有する高分
子、

【００７１】

【化４３】

【００７２】（式中、ｒ’は、同一または相異なって、
水素原子またはフッ素原子を表す。） 下記化４４で表される繰り返し単位構造を有する高分
子、

【００７３】

【化４４】

【００７４】（式中、Ｒ⁴ は、アルキレン基を表す。） 下記化４５で表される繰り返し単位構造を有する高分
子、

【００７５】

【化４５】

【００７６】（式中、ｒ”は、同一または相異なって、
水素原子またはフッ素原子を表す。） 下記化４６で表される繰り返し単位構造を有する高分
子、

【００７７】

【化４６】

【００７８】（式中、ａ，ｂおよびｃは、任意の自然数
を表す。） 下記化４７で表される繰り返し単位構造を有する高分
子、および、

【００７９】

【化４７】

【００８０】（式中、Ｘ₁ ，Ｙ₁ は、０以上１以下の数
を表す。） 下記化４８で表される繰り返し単位構造を有する高分
子、

【００８１】

【化４８】

【００８２】（式中、Ｘ₂ ，Ｙ₂ は、０以上１以下の数
を表す。）からなる群から選ばれる１種または２種以上
を挙げることができる。

【００８３】前記有機系低誘電率膜は、例えば、該有機
系低誘電率膜の前駆体（プレポリマー）を適当な有機溶
媒に溶解した溶液、あるいは該有機系低誘電率膜材料の
樹脂溶液を、例えば、スピンコート法により塗布し、５
０〜２００℃で乾燥したのち、３００〜５００℃で焼成
させることにより、例えば、膜厚３００ｎｍ〜８００ｎ
ｍで成膜することができる。

【００８４】次いで、成膜した有機系低誘電率膜上に無
機系のハードマスクを、例えば、膜厚４００〜８００ｎ
ｍ程度で成膜する。無機系のハードマスクとしては、十
分な有機系低誘電率膜とエッチング選択比を有するもの
であれば、特にその制限はないが、例えば、酸化シリコ
ン、窒化シリコン、酸化窒化シリコンや窒化チタニウム
を挙げることができる。

【００８５】酸化シリコン膜は、例えば、ＴＥＯＳ（Ｔ
ｅｔｒａｅｔｈｏｘｙ ｓｉｌａｎｅ）、ＴＥＯＳ−Ｏ
₃ 、ＳｉＨ₄ −Ｏ₂ 等を用いるＣＶＤ法により、窒化シ
リコン膜は、例えば、ＳｉＨ₄ −ＮＨ₃ 、ＳｉＨ₂ Ｃｌ
₂ −ＮＨ₃ 等を用いるＣＶＤ法により、酸化窒化シリコ
ン膜は、例えば、ＳｉＨ₄ −Ｏ₂ −Ｎ₂ 、ＳｉＨ₄ −Ｎ
₂ Ｏ等を用いるＣＶＤ法により，窒化チタニウム膜は、
チタニウムと窒素を用いるＣＶＤ法あるいはスパッタリ
ング法により、それぞれ成膜することができる。

【００８６】次いで、前記無機系のハードマスク上にレ
ジスト膜を、例えば、スピンコート法により、膜厚５０
０〜１０００ｎｍで全面に成膜する。

【００８７】その後、前記有機系低誘電率膜の開口部形
成部上の前記レジスト膜を、例えば、フォトエッチング
の技術により開口した後、該レジスト膜をマスクとし
て、前記無機系ハードマスクをエッチングする。

【００８８】上記エッチングにおいては、エッチングガ
スとして、ＣＦ₄ −Ｏ₂ 、ＣＨＦ₃-O₂ 、Ｃ₂ Ｆ₆ −Ｏ
₂ 、Ｃ₃ Ｆ₆ −Ｏ₂ 、Ｃ₃ Ｆ₆ −ＣＯ−Ａｒ−Ｏ₂ 、Ｃ
₄Ｆ₈ −Ｏ₂ 、Ｃ₄ Ｆ₈ −ＣＯ−Ａｒ−Ｏ₂ 、ＣＦ₃ Ｃ
ｌ、ＣＦ₂ Ｃｌ₂ 、ＮＦ₃−Ｈｅ、ＳＦ₆ 及びこれらの
ガスの組合せ等のフッ素系ガスを用いることができる。
エッチングは、プラズマエッチングや反応性スパッタエ
ッチングにより行うことができる。

【００８９】次の前記有機系低誘電率膜を、前記無機系
のハードマスクを用いてエッチングすることにより、半
導体基板の導電領域若しくは下層導電層に達する開口部
を形成する工程は、前記無機系ハードマスク膜を用いて
前記有機系低誘電率膜をエッチングする際に、前記無機
系ハードマスクのスパッタリング生成物（以下、「スパ
ッタ生成物」という。）を、前記有機系低誘電率膜の開
口部側壁に開口部側壁保護膜として堆積させながら、前
記有機系低誘電率膜をエッチングする工程を有する。

【００９０】即ち、この工程は、無機系ハードマスクと
して用いて、エッチングガスとして、アルゴンやヘリウ
ムで希釈した酸素ガス（Ｏ₂ ガス）を用いる、プラズマ
エッチング法、平行平板型プラズマエッチング法や反応
性スパッタエッチング法により有機系低誘電率膜を開口
するものである。

【００９１】このエッチングは、通常、ＥＣＲプラズマ
エッチング装置、マグネトロン方式のエッチング装置、
平行平板型プラズマエッチング装置あるいは反応性スパ
ッタエッチング装置を用いて行うことができる。エッチ
ングは、これらの装置内の電極にウェハを配置し、所定
の圧力下でウェハが設置された電極に所定の電圧（ＲＦ
パワー）を印加することにより行う。

【００９２】この際において、従来行ってきたように印
加電力（ＲＦパワー）が小さい場合には、ハードマスク
のスパッタリングがあまり起こらず、有機系低誘電率膜
開口部の側壁には、無機系ハードマスクのスパッタ物か
らなる保護膜がほとんど形成されない。従って、反応性
に富むプラズマ中の活性な酸素ラジカルが、開口部底部
のみならず開口部側壁の有機系低誘電率膜材料とも反応
し、エッチング形状がいわゆるボーイング形状となって
しまう。

【００９３】一方、本発明のようにエッチング装置のＲ
Ｆパワーをある程度高くした場合には、無機系ハードマ
スク材料がスパッタリングされ、該スパッタ生成物が有
機系低誘電率膜開口部の側壁に付着し、これがエッチン
グ保護膜の役割を果たす。従って、ＲＦパワーがある程
度高い状態でエッチングを行うことにより、プラズマ中
の活性な酸素ラジカルが開口部底部の有機系低誘電率膜
材料とのみ反応し、良好な異方性加工を行うことができ
る。

【００９４】なお、エッチング装置のＲＦパワーをどの
位に高めるのかは、用いる無機系ハードマスク及び有機
系低誘電率膜の材質による。例えば、プラズマエッチン
グ装置を用いる場合、従来、ＲＦパワー＝５０Ｗ程度で
行っていたのを、１００Ｗ以上、好ましくは５００Ｗ程
度に高めることにより、好ましい効果を得ることができ
る。また、エッチングする際の温度は、反応制御の観点
から低い方が好ましいが、通常、−７０〜室温、好まし
くは、−５０〜０℃で行うことができる。

【００９５】その後は、前記無機系ハードマスクを除去
し、該開口部に、ＴｉやＴｉＮ等からなるバリアメタル
層を、例えば、ＣＶＤ法、スパッタリング法等により形
成したのち、アルミニウム、アルミニウム合金、タング
ステン、タングステン合金、チタニウム等の導電性物質
を、例えば、ＣＶＤ法、スパッタリング法により埋め込
むことにより、接続プラグ等を形成することができる。
なおこの際、同時に上層配線層を形成することもでき
る。また、無機系ハードマスクを除去することなく、上
記後加工を行うこともできる。

【００９６】本発明は、特に微細な多層配線構造を有す
るＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ等の半導体装置の製
造に好ましく適用することができる。

【００９７】

【実施例】以下、本発明の半導体装置の製造方法を実施
例により、更に詳細に説明する。なお、以下に述べるの
はあくまで本発明の一実施態様であり、本発明の主旨を
逸脱しない範囲で、例えば、エッチング装置、エッチン
グ条件、無機系ハードマスクの種類、有機系低誘電率膜
や下地材質等の種類等を適宜変更することが可能であ
る。

【００９８】実施例１ 先ず、図１（ａ）に示した様に、図示しない半導体素子
等が形成された一方導電型シリコン半導体基板１０１上
に、図示しない酸化シリコンからなる絶縁膜を介して、
アルミニウム配線１０１／ポリアリールエーテル（有機
系低誘電率膜、膜厚５００ｎｍ）１０２／ＳｉＯ₂ （無
機系ハードマスク、膜厚６００ｎｍ）１０３／フォトレ
ジスト膜（接続孔形成用、膜厚８５０ｎｍ）１０４から
なる試料を作成し、フォトレジスト膜の所定の領域を開
口した。

【００９９】次いで、以下に示すような条件で酸化シリ
コン（ＳｉＯ₂ ）膜１０３をエッチングすることによ
り、図１（ｂ）に示す構造を得た。

【０１００】（酸化シリコン膜１０３のエッチング条
件） エッチングガス：Ｃ₄ Ｆ₈ ／ＣＯ／Ａｒ／Ｏ₂ ＝１４／
２５０／１００／２ｍｌ／ｍｉｎ 圧力：５．３Ｐａ 印加電力：１６００Ｗ 基板設置電極温度：２０℃ エッチャー：マグネトロンエッチャー

【０１０１】その後、フォトッレジスト膜１０４が残っ
ている状態で、ＳｉＯ₂ 膜１０３をマスクにポリアリー
ルエーテル膜１０２をエッチングした。

【０１０２】（ポリアリールエーテル膜１０２のエッチ
ング条件） エッチングガス：Ｏ₂ ／Ｈｅ＝１０／２００ｍｌ／ｍｉ
ｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５００Ｗ 基板設置電極温度：−５０℃ エッチャー：マグネトロンエッチャー

【０１０３】従来、マグネトロン式エッチング装置の印
加電力（ＲＦバイアスパワー）＝５０Ｗで行っていたの
を、５００Ｗとしたことにより、ポリアリールエーテル
膜１０２側壁に、ＳｉＯ₂ 膜１０３のスパッタ物（１０
５）が堆積し、その堆積物がプラズマ中の酸素ラジカル
の横方向への反応を制御し、図１（ｃ）に示すように、
良好な異方性加工が可能であった。

【０１０４】実施例２ 実施例１で用いたのと同様な試料を用いて、以下に示す
条件でＳｉＯ₂ 膜１０３のエッチングを行い、前掲図１
（ｂ）に示すのと同様な構造を得た。なお、本実施例で
は、結果物は前掲図１（ｃ）と同様であるので、以下の
図示を省略している。

【０１０５】（酸化シリコン膜１０３のエッチング条
件） エッチングガス：Ｃ₄ Ｆ₈ ／ＣＯ／Ａｒ／Ｏ₂ ＝１４／
２５０／１００／２ｍｌ／ｍｉｎ 圧力：５．３Ｐａ 印加電力：１６００Ｗ 基板設置電極温度：２０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１０６】その後、レジスト膜１０４をアッシングに
より完全に除去した。このときのアッシングの条件は以
下のようである。

【０１０７】（レジスト膜１０４のアッシング条件） アッシングガス：Ｏ₂ ／Ｎ₂ ＝２０００／１００ｍｌ／
ｍｉｎ 圧力：１．２Ｔｏｒｒ 印加電力：１１００Ｗ 基板設置電極温度：２５０℃

【０１０８】次いで、ＳｉＯ₂ 膜１０３をエッチングマ
スクとして、以下の条件でポリアリールエーテル膜１０
２のエッチングを行った。

【０１０９】（ポリアリールエーテル膜１０２のエッチ
ング条件） エッチングガス：Ｏ₂ ／Ｈｅ＝７／２００ｍｌ／ｍｉｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５００Ｗ 基板設置電極温度：−５０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１１０】本実施例の場合も、従来、ＥＣＲプラズマ
エッチング装置の印加電力（ＲＦバイアスパワー）＝５
０Ｗで行っていたのを５００Ｗとしたことにより、ポリ
アリールエーテル膜１０２の側壁に、ＳｉＯ₂ 膜１０３
のスパッタ物（１０５）が堆積し、その堆積物がプラズ
マ中の酸素ラジカルの横方向への反応を制御し、前掲図
１（ｃ）に示すように、良好な異方性加工を行うことが
できた。

【０１１１】実施例３ 図２（ａ）に示すように、図示しない半導体素子等が形
成された半導体基板２０１上に、酸化シリコン膜等の絶
縁膜２０２を介して、第１のポリアリールエーテル膜２
０３を、スピンコート法により、膜厚５００ｎｍで形成
した。

【０１１２】次いで、図２（ｂ）に示すように、第１の
ポリアリールエーテル膜２０３の上に、ハードマスクで
ある窒化シリコン（Ｓｉ₃ Ｎ₄ ）膜２０４を、ＣＶＤ法
により、膜厚５０ｎｍで形成したのち、フォトレジスト
２０５を全面に形成し、配線溝形成のための所定のパタ
ーニングを行った。

【０１１３】次に、図２（ｃ）に示す様に、前記フォト
レジスト２０５をマスクに、窒化シリコン膜２０４を、
以下のエッチング条件にてエッチングした。

【０１１４】（窒化シリコン膜２０４のエッチング条
件） エッチングガス：ＣＨＦ₃ ／ＣＦ₄ ／Ａｒ＝３０／６０
／８００ｍｌ／ｍｉｎ 圧力：２００Ｐａ 印加電力：４００Ｗ 基板設置電極温度：０℃ エッチャー：平行平板エッチャー

【０１１５】その後、図３（ｄ）に示す様に、第１のポ
リアリールエーテル膜２０３を、Ｓｉ₃ Ｎ₄ 膜２０４を
エッチングマスクとして、以下の条件でポリアリールエ
ーテル膜２０３のエッチングを行った。

【０１１６】（ポリアリールエーテル膜２０３のエッチ
ング条件） エッチングガス：Ｏ₂ ／Ｈｅ＝７／２００ｍｌ／ｍｉｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５００Ｗ 基板設置電極温度：−５０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１１７】この場合も、従来、ＥＣＲプラズマエッチ
ング装置の印加電力（ＲＦバイアスパワー）＝５０Ｗで
行っていたのを５００Ｗとしたことにより、ポリアリー
ルエーテル膜２０３の側壁に、Ｓｉ₃ Ｎ₄ 膜２０４のス
パッタ物（２０６）が堆積し、その堆積物がプラズマ中
の酸素ラジカルの横方向への反応を制御し、図３（ｄ）
に示すように、良好な異方性加工を行うことができた。

【０１１８】次いで、図３（ｅ）に示すように、図示し
ないＴａＮからなる薄い膜厚のバリアメタル層を配線溝
Ｂの底部及び側壁に形成し、配線溝Ｂを埋め込むよう
に、銅を全面に、メッキ法により堆積させ、Ｓｉ₃ Ｎ₄
膜２０４の表面が現れるまで化学的機械研磨法（ＣＭＰ
法）により研磨して、下層配線層２０７を形成した。

【０１１９】その後、図３（ｆ）に示すように、上層に
第２のポリアリールエーテル膜２０８を、スピンコート
法により、膜厚５００ｎｍで形成し、さらに該第２のポ
リアリールエーテル膜２０８上に、酸化シリコン膜２０
９を、ＣＶＤ法により、膜厚３００ｎｍで形成した。そ
して、図示しないフォトレジストで全面を被覆したの
ち、下層配線層２０７と上層配線とを接続するための接
続孔形成のための所定のパターニングを行い、該フォト
レジストをマスクに、前記酸化シリコン膜２０９をエッ
チングした。このときのエッチング条件は以下のようで
ある。

【０１２０】（酸化シリコン膜２０９のエッチング条
件） エッチングガス：ＣＨＦ₃ ／ＣＦ₄ ／Ａｒ＝３０／６０
／８００ｍｌ／ｍｉｎ 圧力：２００Ｐａ 印加電力：４００Ｗ 基板設置電極温度：０℃ エッチャー：平行平板エッチャー

【０１２１】次に、第３のポリアリールエーテル膜２１
０を、図３（ｆ）に示した酸化シリコン膜２０９の開口
部を埋めるように、スピンコート法により、膜厚５００
ｎｍで、全面に成膜した。さらに、その上層に酸化シリ
コン膜２１１を、ＣＶＤ法により、膜厚３００ｎｍで成
膜した。そして、フォトレジスト２１２で全面を被覆し
た後、上層配線溝形成のための所定のパターニングを行
った。このときの状態断面図を図４（ｇ）に示す。

【０１２２】次いで、そのままの状態で、第３及び第２
のポリアリールエーテル膜２１０，２０８を、ＳｉＯ₂
膜２１１及び２０９をエッチングマスクとして、以下の
条件でポリアリールエーテル膜２１０及び２０８のエッ
チングを行った。

【０１２３】（ポリアリールエーテル膜２１０，２０８
のエッチング条件） エッチングガス：Ｏ₂ ／Ｈｅ＝７／２００ｍｌ／ｍｉｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５００Ｗ 基板設置電極温度：−５０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１２４】この場合も、従来、ＥＣＲプラズマエッチ
ング装置の印加電力（ＲＦバイアスパワー）＝５０Ｗで
行っていたのを５００Ｗとしたことにより、ポリアリー
ルエーテル膜２１０，２０８の側壁に、ＳｉＯ₂ 膜２１
１，２０９のスパッタ物（２１４，２１３）が堆積し、
その堆積物がプラズマ中の酸素ラジカルの横方向への反
応を制御し、図４（ｈ）に示すように、良好な異方性加
工を行うことができた。

【０１２５】次いで、図５（ｉ）に示すように、図示し
ないＴａＮからなる薄い膜厚のバリアメタル層を配線溝
Ｃの底部及び側壁に形成し、配線溝Ｂを埋め込むよう
に、銅を全面に、メッキ法により堆積させ、ＳｉＯ₂ 膜
２１１の表面が現れるまで化学的機械研磨法（ＣＭＰ
法）により研磨して、上層配線層２１５及び上層配線層
２１５と下層配線層２０７とを接続する接続プラグを形
成した。

【０１２６】その後は、図５（ｊ）に示すように、全面
に、酸化シリコンからなる保護膜２１６を全面に形成す
ることにより、図５（ｊ）に示す半導体装置を製造する
ことができる。

【０１２７】本実施例の場合も、従来、ＥＣＲプラズマ
エッチング装置の印加電力（ＲＦバイアスパワー）＝５
０Ｗで行っていたのを５００Ｗとしたことにより、第
１、第２及び第３のポリアリールエーテル膜２０３，２
０８，２１０２側壁に、Ｓｉ₃Ｎ₄ 膜２０４、ＳｉＯ₂
膜２０９及び２１１のスパッタ物が堆積し、その堆積物
がプラズマ中の酸素ラジカルの横方向への反応を制御
し、良好な異方性加工を行うことができた。

【０１２８】実施例４ 本実施例は、本発明をＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の容量コンタ
クトの形成に適用した例である。先ず、図６（ａ）に示
すように、ｐ型のシリコン半導体基板３０１上に、酸化
シリコンからなる素子分離絶縁膜３０２を、例えば、Ｌ
ＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓ
ｉｌｉｃｏｎ）法により形成する。

【０１２９】続いて、図６（ｂ）に示すように、素子分
離領域に、例えば、空気酸化法により酸化シリコン膜３
０３を形成したのち、多結晶シリコンを、例えば、ＣＶ
Ｄ法により全面に堆積させ、所定の加工を施すことによ
り、第１ポリシリコンゲート３０４を形成する。次い
で、第１ポリシリコンゲートの上層に、酸化シリコンか
らなる絶縁膜３０５を成膜して所定の加工を施す。

【０１３０】次に、図６（ｃ）に示すように、酸化膜３
０７を介して第２ポリシリコンゲート３０６，３０８及
び３０９を形成する。これらは、トランジスタのゲート
電極及びワード線となる。

【０１３１】さらに、第２ポリシリコンゲートをマスク
として、ｎ型の不純物をイオン注入を行うことにより、
ｎ⁺ 拡散層からなるソース・ドレイン領域３１０を形成
する。次いで、例えば、有機系低誘電率材料であるポリ
アリールエーテルからなる有機系低誘電率膜３１１を、
例えば、スピンコート法により、全面に成膜する。

【０１３２】続いて、ポリアリールエーテル膜（有機系
低誘電率膜）３１１上に、酸化シリコンからなる無機系
ハードマスク３１２を、例えば、ＣＶＤ法により成膜す
る。さらに、上層にレジスト３１３を全面に成膜したの
ち、レジスト膜３１３の接続孔形成部位を開口すること
により、図７（ｄ）に示す状態を得る。

【０１３３】その後、レジスト３１３をマスクに酸化シ
リコン膜３１２をエッチングにより開口する。エッチン
グは、例えば、次のような条件で行うことができる。

【０１３４】（酸化シリコン膜３１２のエッチング条
件） エッチングガス：Ｃ₄ Ｆ₈ ／ＣＯ／Ａｒ／Ｏ₂ ＝１４／
２５０／１００／２ｍｌ／ｍｉｎ 圧力：５．３Ｐａ 印加電力：１６００Ｗ 基板設置電極温度：２０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１３５】その後、レジスト膜３１３を下記に示すア
ッシングにより完全に除去する事により、図７（ｅ）に
示す状態を得る。

【０１３６】（レジスト膜３１３のアッシング条件） アッシングガス：Ｏ₂ ／Ｎ₂ ＝２０００／１００ｍｌ／
ｍｉｎ 圧力：１．２Ｔｏｒｒ 印加電力：１１００Ｗ 基板設置電極温度：２５０℃

【０１３７】次いで、ＳｉＯ₂ 膜３１２をエッチングマ
スクとして、以下の条件で有機系低誘電率膜３１１のエ
ッチングを行った。

【０１３８】（ポリアリールエーテル膜３１１のエッチ
ング条件） エッチングガス：Ｏ₂ ／Ｈｅ＝７／２００ｍｌ／ｍｉｎ 圧力：１０６６ｍＰａ マイクロ波パワー：５００Ｗ（２．４５ＧＨｚ） 印加電力：５００Ｗ 基板設置電極温度：−５０℃ エッチャー：ＥＣＲプラズマエッチャー

【０１３９】上記エッチング条件において、無機系ハー
ドマスクである酸化シリコンがスッパッタリングされ、
ポリアリールエーテル膜３１１の開口部側壁に、スパッ
タ物３１４が保護膜として堆積し、図８（ｆ）に示すよ
うに、良好な異方性エッチングにより容量コンタクトホ
ールＤを形成することができる。

【０１４０】その後は、該容量コンタクトホールを埋め
込むように、アルミニウムを全面に堆積させて、ビット
線や配線層に用いられる導電層３１５を形成する。最後
に、上層に、例えば、酸化シリコンからなる保護絶縁膜
３１６を成膜することにより、図８（ｇ）に示すＤＲＡ
Ｍを製造することができる。

【０１４１】本実施例の場合も、容量用コンタクトホー
ルをエッチングにより形成する際に、従来、ＥＣＲプラ
ズマエッチング装置の印加電力（ＲＦバイアスパワー）
＝５０Ｗで行っていたのを５００Ｗとしたことにより、
ポリアリールエーテル膜３１１の側壁に、ＳｉＯ₂ 膜３
１２のスパッタ物が堆積し、その堆積物がプラズマ中の
酸素ラジカルの横方向への反応を制御し、良好な異方性
加工を行うことができる。

【０１４２】

【発明の効果】従来の無機系ハードマスクを用いる有機
系低誘電率膜のエッチング工程を有する半導体装置の製
造方法によれば、エッチングが縦方向のみならず、横方
向にも進行し、開口部がボーイング形状になってしまっ
ていた。

【０１４３】本発明の半導体製造方法によれば、無機ハ
ードマスクのスパッタ物が有機系低誘電率膜開口部の側
壁に付着して保護膜として機能し、横方向へのエッチン
グの進行を効果的に抑制することができる。

【０１４４】従って、良好な異方性加工が可能となり、
その後にＴｉ，ＴｉＮ等のバリアメタルを堆積させる工
程において、バリアメタルを接続孔側壁に十分に堆積さ
せることができ、その後のタングステン等の良好な埋め
込みが可能となる。

【０１４５】本発明によれば、信頼性の極めて高い微細
な多層構造を有する半導体装置を歩留りよく製造するこ
とができる。

【図面の簡単な説明】

【図１】図１は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図２】図２は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図３】図３は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図４】図４は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図５】図５は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図６】図６は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図７】図７は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図８】図８は、本発明の半導体装置の製造方法を説明
する主要工程断面図である。

【図９】図９は、従来の半導体装置の製造方法を説明す
る主要工程断面図である。

【符号の説明】

１０１…アルミニウム配線、１０２，２０３，２０８，
２１０，３１１…有機系低誘電率膜（ポリアリールエー
テル膜）、１０３，２０４，２０９，２１１，３１２…
無機系ハードマスク（酸化シリコン膜）、１０４，２０
５，２１２，３１３…レジスト膜、１０５，２０６，２
１３，２１４，３１４…無機系ハードマスクのスパッタ
物（側壁保護膜）、２０１…半導体基板、２０２…無機
系ハードマスク（窒化シリコン膜）、２０６…窒化シリ
コン膜、２０７…下層配線層、２１５…上層配線層、３
０１…ｐ型シリコン半導体基板、３０２…素子分離膜、
２１６，３０３，３０５，３０７，３１６…酸化シリコ
ン膜、３０４…第１ポリシリコンゲート、３０６，３０
８，３０９…第２ポリシリコンゲート、３１０…ｎ型不
純物拡散領域、３１５…配線層、Ａ，Ｂ，Ｃ，Ｄ，Ｅ…
有機系低誘電率膜に開口した孔

フロントページの続き Ｆターム(参考） 5F004 AA01 BA04 BA13 BA14 BA20 BB13 BB14 CA01 CA02 CA03 CA04 DA01 DA02 DA16 DA17 DA18 DA22 DA23 DA25 DA26 DB00 DB03 DB23 EA01 EA03 EA04 EA06 EA07 EA40 EB01 EB02 EB03

Claims (10)

【特許請求の範囲】
1. 【請求項１】導電領域を有する半導体基板上に有機系低
   誘電率膜を成膜する工程と、前記有機系低誘電率膜上に
   無機系のハードマスクを成膜する工程と、前記無機系の
   ハードマスクを用いて、前記有機系低誘電率膜をエッチ
   ングすることにより、前記導電領域に達する開口部を形
   成する工程を有する半導体装置の製造方法において、 前記無機系のハードマスクを用いて、前記有機系低誘電
   率膜をエッチングすることにより、前記導電領域に達す
   る開口部を形成する工程は、前記無機系ハードマスクの
   スパッタリング生成物を、前記有機系低誘電率膜の開口
   部側壁に開口部側壁保護膜として堆積させながら、前記
   有機系低誘電率膜をエッチングする工程を有する、 半導体装置の製造方法。
2. 【請求項２】前記無機系のハードマスクとして、酸化シ
   リコン膜、窒化シリコン膜、酸化窒化シリコン膜または
   窒化チタニウム膜を用いる、 請求項１記載の半導体装置の製造方法。
3. 【請求項３】前記無機系ハードマスクを用いてエッチン
   グすることにより前記有機系低誘電率膜を開口する工程
   は、エッチングガスとして、少なくとも酸素を含有する
   ガスを用いる工程を有する、 請求項１記載の半導体装置の製造方法。
4. 【請求項４】前記無機系ハードマスクを用いてエッチン
   グすることにより前記有機系低誘電率膜を開口する工程
   は、エッチングガスとして、少なくとも窒素を含有する
   ガスを用いる工程を有する、 請求項１記載の半導体装置の製造方法。
5. 【請求項５】前記有機低誘電率膜として、環状フッ素樹
   脂シロキシサン共重合体、変成ポリテトラフルオロエチ
   レン系樹脂、ポリ−１，４−ジフルオロメチルベンゼ
   ン、ポリイミド、フッ化ポリイミド、ポリアリールエー
   テル、ポリフッ化ナフタレン、ポリ−ｐ−キシレン、ポ
   リ−２，３，５，６−テトラフルオロ−ｐ−キシレン、
   ベンゾシクロブテンポリマー、下記化１で表される分子
   構造を有する高分子、 【化１】 （式中、ｘ，ｙは、０または１をそれぞれ表し、Ｚは、
   ０，１または２を表し、Ｒ¹ は、アルキル基、アルコキ
   シ基またはハロゲン原子を表す。） 下記化２で表される繰り返し単位構造を有する高分子、 【化２】 （式中、ｒは、同一または相異なって、水素原子または
   フッ素原子を表し、Ｒ² は、アルキレン基を表す。） 下記化３で表される繰り返し単位構造を有する高分子、 【化３】 下記化４で表される繰り返し単位構造を有する高分子、 【化４】 （式中、ｎ，ｍは、任意の自然数を表す。） 下記化５で表される繰り返し単位構造を有する高分子、 【化５】 下記化６で表される繰り返し単位構造を有する高分子、 【化６】 （式中、Ｒ³ は、−Ｒ⁶ −Ｃ（ＣＲ⁷ ₂）₂ −Ｒ⁵ −で表
   される基を表し、Ｒ⁶は、アルキレン基を表し、Ｒ
   ⁷ は、水素原子またはフッ素原子を表し、Ｒ⁴ は、３価
   の炭化水素基を表す。） 下記化７で表される繰り返し単位構造を有する高分子、 【化７】 （式中、ｒ’は、同一または相異なって、水素原子また
   はフッ素原子を表す。） 下記化８で表される繰り返し単位構造を有する高分子、 【化８】 （式中、Ｒ⁴ は、アルキレン基を表す。） 下記化９で表される繰り返し単位構造を有する高分子、 【化９】 （式中、ｒ”は、同一または相異なって、水素原子また
   はフッ素原子を表す。） 下記化１０で表される繰り返し単位構造を有する高分
   子、 【化１０】 （式中、ａ，ｂおよびｃは、任意の自然数を表す。） 下記化１１で表される繰り返し単位構造を有する高分
   子、および、 【化１１】 （式中、Ｘ₁ ，Ｙ₁ は、０以上１以下の数を表す。） 下記化１２で表される繰り返し単位構造を有する高分
   子、 【化１２】 （式中、Ｘ₂ ，Ｙ₂ は、０以上１以下の数を表す。）か
   らなる群から選ばれる高分子の１種または２種以上を用
   いる、 請求項１記載の半導体装置の製造方法。
6. 【請求項６】半導体素子が形成された半導体基板上に、
   下層導電層を形成する工程と、 前記下層導電層上に、有機系低誘電率膜を成膜する工程
   と、前記有機系低誘電率膜上に無機系のハードマスクを
   成膜する工程と、前記無機系のハードマスクを用いて前
   記有機系低誘電率膜をエッチングすることにより、前記
   下層導電層に達する開口部を形成する工程を有する半導
   体装置の製造方法において、 前記無機系のハードマスクを用いて前記有機系低誘電率
   膜をエッチングすることにより、前記下層導電層に達す
   る開口部を形成する工程は、前記無機系ハードマスクの
   スパッタリング生成物を、前記有機系低誘電率膜の開口
   部側壁に開口部側壁保護膜として堆積させながら、前記
   有機系低誘電率膜をエッチングする工程を有する、 半導体装置の製造方法。
7. 【請求項７】前記無機系のハードマスクとして、酸化シ
   リコン膜、窒化シリコン膜、酸化窒化シリコン膜または
   窒化チタニウム膜を用いる、 請求項６記載の半導体装置の製造方法。
8. 【請求項８】前記無機系ハードマスクを用いてエッチン
   グすることにより前記有機系低誘電率膜を開口する工程
   は、エッチングガスとして、少なくとも酸素を含有する
   ガスを用いる工程を有する、 請求項６記載の半導体装置の製造方法。
9. 【請求項９】前記無機系ハードマスクを用いてエッチン
   グすることにより前記有機系低誘電率膜を開口する工程
   は、エッチングガスとして、少なくとも窒素を含有する
   ガスを用いる工程を有する、 請求項６記載の半導体装置の製造方法。
10. 【請求項１０】前記有機低誘電率膜として、環状フッ素
    樹脂シロキシサン共重合体、変成ポリテトラフルオロエ
    チレン系樹脂、ポリ−１，４−ジフルオロメチルベンゼ
    ン、ポリイミド、フッ化ポリイミド、ポリアリールエー
    テル、ポリフッ化ナフタレン、ポリ−ｐ−キシレン、ポ
    リ−２，３，５，６−テトラフルオロ−ｐ−キシレン、
    ベンゾシクロブテンポリマー、下記化１３で表される繰
    り返し単位構造を有する高分子、 【化１３】 （式中、ｘ，ｙは、０または１をそれぞれ表し、Ｚは、
    ０，１または２を表し、Ｒ¹ は、アルキル基、アルコキ
    シ基またはハロゲン原子を表す。） 下記化１４で表される繰り返し単位構造を有する高分
    子、 【化１４】 （式中、ｒは、同一または相異なって、水素原子または
    フッ素原子を表し、Ｒ² は、アルキレン基を表す。） 下記化１５で表される繰り返し単位構造を有する高分
    子、 【化１５】 下記化１６で表される繰り返し単位構造を有する高分
    子、 【化１６】 （式中、ｎ，ｍは、任意の自然数を表す。） 下記化１７で表される繰り返し単位構造を有する高分
    子、 【化１７】 下記化１８で表される繰り返し単位構造を有する高分
    子、 【化１８】 （式中、Ｒ³ は、−Ｒ⁶ −Ｃ（ＣＲ⁷ ₂）₂ −Ｒ⁵ −で表
    される基を表し、Ｒ⁶は、アルキレン基を表し、Ｒ
    ⁷ は、水素原子またはフッ素原子を表し、Ｒ⁴ は、３価
    の炭化水素基を表す。） 下記化１９で表される繰り返し単位構造を有する高分
    子、 【化１９】 （式中、ｒ’は、同一または相異なって、水素原子また
    はフッ素原子を表す。） 下記化２０で表される繰り返し単位構造を有する高分
    子、 【化２０】 （式中、Ｒ⁴ は、アルキレン基を表す。） 下記化２１で表される繰り返し単位構造を有する高分
    子、 【化２１】 （式中、ｒ”は、同一または相異なって、水素原子また
    はフッ素原子を表す。） 下記化２２で表される繰り返し単位構造を有する高分
    子、 【化２２】 （式中、ａ，ｂおよびｃは、任意の自然数を表す。） 下記化２３で表される繰り返し単位構造を有する高分
    子、および、 【化２３】 （式中、Ｘ₁ ，Ｙ₁ は、０以上１以下の数を表す。） 下記化２４で表される繰り返し単位構造を有する高分
    子、 【化２４】 （式中、Ｘ₂ ，Ｙ₂ は、０以上１以下の数を表す。）か
    らなる群から選ばれる高分子の１種または２種以上を用
    いる、 請求項６記載の半導体装置の製造方法。