JP3000935B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3000935B2 JP3000935B2 JP8190657A JP19065796A JP3000935B2 JP 3000935 B2 JP3000935 B2 JP 3000935B2 JP 8190657 A JP8190657 A JP 8190657A JP 19065796 A JP19065796 A JP 19065796A JP 3000935 B2 JP3000935 B2 JP 3000935B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- silicon oxide
- oxide film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に低寄生容量の配線層形成を埋め込
み配線を用いて行う製法に関する。
製造方法に関し、特に低寄生容量の配線層形成を埋め込
み配線を用いて行う製法に関する。
【０００２】
【従来の技術】配線溝を形成しこれを導体で埋めること
で配線パターンを形成する方法は、露光時の配線金属に
よるハレーションがない等の理由で、配線金属をエッチ
ングして配線パターン形成する従来の方法に比べ絶縁膜
に微細な溝パターンを形成する方が容易であり、また平
坦性に優れるため、配線パターンの微細化が容易であ
る。このため今後微細化するＬＳＩ回路では埋め込み配
線は不可欠な製法となる。溝配線の形成方については、
例えば特開平６−２４４１８０号公報に示されているよ
うな方法がある。この従来例を図５に示す。この例で示
されるように、層間絶縁膜として主にシリコン酸化膜や
ＢＰＳＧ５１，５２を用い、配線溝５４の形成の際の溝
の深さのばらつきを抑えるためにエッチングストッパー
としてエッチングレートの低いシリコン窒化膜５３を用
いている。このように、溝配線の形成では、溝の深さを
均一にするため溝の底部にエッチングストッパーを設け
る必要がある。尚、図５中、１はソース・ドレイン領
域、２はゲート電極、３はフィールド酸化膜である。
で配線パターンを形成する方法は、露光時の配線金属に
よるハレーションがない等の理由で、配線金属をエッチ
ングして配線パターン形成する従来の方法に比べ絶縁膜
に微細な溝パターンを形成する方が容易であり、また平
坦性に優れるため、配線パターンの微細化が容易であ
る。このため今後微細化するＬＳＩ回路では埋め込み配
線は不可欠な製法となる。溝配線の形成方については、
例えば特開平６−２４４１８０号公報に示されているよ
うな方法がある。この従来例を図５に示す。この例で示
されるように、層間絶縁膜として主にシリコン酸化膜や
ＢＰＳＧ５１，５２を用い、配線溝５４の形成の際の溝
の深さのばらつきを抑えるためにエッチングストッパー
としてエッチングレートの低いシリコン窒化膜５３を用
いている。このように、溝配線の形成では、溝の深さを
均一にするため溝の底部にエッチングストッパーを設け
る必要がある。尚、図５中、１はソース・ドレイン領
域、２はゲート電極、３はフィールド酸化膜である。
【０００３】一方大規模の集積回路において、近年の半
導体素子の微細化にともない、素子間をつなぐ配線の抵
抗・寄生容量による回路遅延が大きな問題となってい
る。特に隣接する配線同士の距離が短くなることにより
隣接配線間の容量が大きくなり、そのため配線遅延の増
大、クロストーク等が生じ、回路の高速化を妨げたり、
また誤動作の原因となっている。この対策として配線間
の寄生容量を減らすために低誘電率の絶縁膜を用いる方
法が一般的に用いられている。このような低誘電率膜と
しては、フッ素含有シリコン酸化膜（ＳｉＯＦ）やテフ
ロン等有機系の膜が提言されている。これらの膜はフッ
素を含む場合が多く、配線金属を腐食する等の問題があ
り、また金属との密着性が悪いので、配線金属と直接接
することができず、金属に直接接する膜は従来と同様シ
リコン酸化膜を用いる。低誘電率膜を用いた多層配線の
形成法の従来例を図６に示す。尚、図６中、６０は基
板、６１は第１のシリコン酸化膜、６２は第２のシリコ
ン酸化膜、６３は低誘電率膜、６４は第３のシリコン酸
化膜、６５は配線金属である。
導体素子の微細化にともない、素子間をつなぐ配線の抵
抗・寄生容量による回路遅延が大きな問題となってい
る。特に隣接する配線同士の距離が短くなることにより
隣接配線間の容量が大きくなり、そのため配線遅延の増
大、クロストーク等が生じ、回路の高速化を妨げたり、
また誤動作の原因となっている。この対策として配線間
の寄生容量を減らすために低誘電率の絶縁膜を用いる方
法が一般的に用いられている。このような低誘電率膜と
しては、フッ素含有シリコン酸化膜（ＳｉＯＦ）やテフ
ロン等有機系の膜が提言されている。これらの膜はフッ
素を含む場合が多く、配線金属を腐食する等の問題があ
り、また金属との密着性が悪いので、配線金属と直接接
することができず、金属に直接接する膜は従来と同様シ
リコン酸化膜を用いる。低誘電率膜を用いた多層配線の
形成法の従来例を図６に示す。尚、図６中、６０は基
板、６１は第１のシリコン酸化膜、６２は第２のシリコ
ン酸化膜、６３は低誘電率膜、６４は第３のシリコン酸
化膜、６５は配線金属である。
【０００４】
【発明が解決しようとする課題】従来のようなシリコン
酸化膜を主な層間絶縁膜として用いる溝配線の形成法で
は、ストッパーとして用いる膜がシリコン窒化膜のよう
に比誘電率が高い膜となるため、集積度の高い配線を有
する回路では、金属をパターニングして配線を形成する
方法に比べ、隣接する配線間の容量が増加し、遅延やク
ロストークをまねく。このためシリコン窒化膜を薄くす
る必要があるが、この場合溝エッチングの際のシリコン
酸化膜とシリコン窒化膜の選択性が十分高くないと、窒
化膜が抜けてしまいエッチングストッパーとして十分機
能しない恐れがある。配線の集積度が増すほどシリコン
窒化膜による配線間容量増加の影響は大きくなるので、
シリコン窒化膜はより薄くする必要があり、従来の溝配
線工程では次世代以降の集積回路への適用は困難であ
る。例えば、図５の従来例でエッチングストッパーの窒
化膜厚を１００ｎｍとすると配線寄生容量は約１割増加
してしまう。
酸化膜を主な層間絶縁膜として用いる溝配線の形成法で
は、ストッパーとして用いる膜がシリコン窒化膜のよう
に比誘電率が高い膜となるため、集積度の高い配線を有
する回路では、金属をパターニングして配線を形成する
方法に比べ、隣接する配線間の容量が増加し、遅延やク
ロストークをまねく。このためシリコン窒化膜を薄くす
る必要があるが、この場合溝エッチングの際のシリコン
酸化膜とシリコン窒化膜の選択性が十分高くないと、窒
化膜が抜けてしまいエッチングストッパーとして十分機
能しない恐れがある。配線の集積度が増すほどシリコン
窒化膜による配線間容量増加の影響は大きくなるので、
シリコン窒化膜はより薄くする必要があり、従来の溝配
線工程では次世代以降の集積回路への適用は困難であ
る。例えば、図５の従来例でエッチングストッパーの窒
化膜厚を１００ｎｍとすると配線寄生容量は約１割増加
してしまう。
【０００５】低誘電率膜の利用に関しては、層間絶縁膜
の膜厚は薄くならない傾向なので、集積度の高い回路で
は対基板容量や配線層間の容量より隣接配線間を容量の
低減することが最も重要であり、配線間に低誘電率膜が
あれば効果的に配線寄生容量を低減できる。つまり配線
の上層には低誘電率膜がある必要はない。配線ピッチの
微細化に伴う全配線容量に占める隣接配線間容量の増加
の様子を図７に示す。
の膜厚は薄くならない傾向なので、集積度の高い回路で
は対基板容量や配線層間の容量より隣接配線間を容量の
低減することが最も重要であり、配線間に低誘電率膜が
あれば効果的に配線寄生容量を低減できる。つまり配線
の上層には低誘電率膜がある必要はない。配線ピッチの
微細化に伴う全配線容量に占める隣接配線間容量の増加
の様子を図７に示す。
【０００６】それ故に、本発明の目的は低誘電率膜を埋
め込み配線製法に用い、埋め込み配線の製造を容易にす
るとともに、配線の寄生容量を効果的に低減することで
ある。
め込み配線製法に用い、埋め込み配線の製造を容易にす
るとともに、配線の寄生容量を効果的に低減することで
ある。
【０００７】
【０００８】
【０００９】
【課題を解決するための手段】請求項１記載の発明によ
れば、半導体基板上の素子領域或いは配線層上に第１の
絶縁膜としてのシリコン酸化膜を形成する工程と、該シ
リコン酸化膜に比べエッチングレートが高く、且つ比誘
電率が低い第２の絶縁膜としてのフッ素添加シリコン酸
化膜又はフッ素含有非晶質炭素膜を形成する工程と、該
第２の絶縁膜上の所望の配線パターンに対応する領域以
外を通常の露光法によりレジストで覆う工程と、該レジ
ストをマスクとし前記シリコン酸化膜をエッチングスト
ッパーとして前記第２の絶縁膜の前記配線パターンに対
応する領域をエッチングして配線溝を形成する工程と、
該配線溝内部を含む前記第２の絶縁膜上全面に導電体を
形成する工程と、前記配線溝内部以外の領域の前記導電
体を取り除き前記配線溝内部のみに導電体を残すことに
より配線パターンを形成する工程とを有することを特徴
とする半導体装置の製造方法が得られる。
れば、半導体基板上の素子領域或いは配線層上に第１の
絶縁膜としてのシリコン酸化膜を形成する工程と、該シ
リコン酸化膜に比べエッチングレートが高く、且つ比誘
電率が低い第２の絶縁膜としてのフッ素添加シリコン酸
化膜又はフッ素含有非晶質炭素膜を形成する工程と、該
第２の絶縁膜上の所望の配線パターンに対応する領域以
外を通常の露光法によりレジストで覆う工程と、該レジ
ストをマスクとし前記シリコン酸化膜をエッチングスト
ッパーとして前記第２の絶縁膜の前記配線パターンに対
応する領域をエッチングして配線溝を形成する工程と、
該配線溝内部を含む前記第２の絶縁膜上全面に導電体を
形成する工程と、前記配線溝内部以外の領域の前記導電
体を取り除き前記配線溝内部のみに導電体を残すことに
より配線パターンを形成する工程とを有することを特徴
とする半導体装置の製造方法が得られる。
【００１０】以上のように、本発明の半導体装置の製造
方法では、配線層間にはシリコン酸化膜等従来の層間絶
縁膜を、配線溝形成層に低誘電率膜を用い、下層の層間
絶縁膜をエッチングストッパーとすることを第１の特徴
とし、低誘電率膜層に形成された配線溝を配線金属で埋
め込むことにより、隣接する配線間の絶縁膜を低誘電率
にすることを第２の特徴とする。
方法では、配線層間にはシリコン酸化膜等従来の層間絶
縁膜を、配線溝形成層に低誘電率膜を用い、下層の層間
絶縁膜をエッチングストッパーとすることを第１の特徴
とし、低誘電率膜層に形成された配線溝を配線金属で埋
め込むことにより、隣接する配線間の絶縁膜を低誘電率
にすることを第２の特徴とする。
【００１１】
【作用】配線層間の十分厚い層間絶縁膜をエッチングス
トッパーとすることで均一な深さの配線溝の形成を容易
にし、また配線層の絶縁膜に低誘電率膜を用いることで
配線寄生容量を効果的に低減する。
トッパーとすることで均一な深さの配線溝の形成を容易
にし、また配線層の絶縁膜に低誘電率膜を用いることで
配線寄生容量を効果的に低減する。
【００１２】
【発明の実施の形態】本発明の第１の実施形態を工程順
に表す図を図１及び図２に示す。ＭＯＳ型トランジスタ
を含む素子領域（ソース・ドレイン領域１、ゲート電極
２、フィールドシリコン酸化膜３）を有する半導体基板
１０上に第１のシリコン酸化膜１１を０．６μｍの膜厚
で、プラズマＣＶＤ法により堆積する。次に第１のシリ
コン酸化膜１１を化学的機械的研磨法により研磨し平坦
化する。このとき第１のシリコン酸化膜１１の膜厚はフ
ィールドシリコン酸化膜３から０．５μｍとなるように
する。この平坦化された第１のシリコン酸化膜１１上
に、ＳｉＯＦ膜１２をプラズマＣＶＤ方により０．５μ
ｍ堆積する。ＳｉＯＦ膜は、例えば成膜ガスはＳｉＦ4
／Ｏ2 ／Ａｒとし、これらをそれぞれ４０ｓｃｃｍ／８
０ｓｃｃｍ／７０ｓｃｃｍの流量で反応層内に供給し、
ＲＦパワーは１．４ｋＷとして成膜する。このときＳｉ
ＯＦ膜の比誘電率は３．５となる。
に表す図を図１及び図２に示す。ＭＯＳ型トランジスタ
を含む素子領域（ソース・ドレイン領域１、ゲート電極
２、フィールドシリコン酸化膜３）を有する半導体基板
１０上に第１のシリコン酸化膜１１を０．６μｍの膜厚
で、プラズマＣＶＤ法により堆積する。次に第１のシリ
コン酸化膜１１を化学的機械的研磨法により研磨し平坦
化する。このとき第１のシリコン酸化膜１１の膜厚はフ
ィールドシリコン酸化膜３から０．５μｍとなるように
する。この平坦化された第１のシリコン酸化膜１１上
に、ＳｉＯＦ膜１２をプラズマＣＶＤ方により０．５μ
ｍ堆積する。ＳｉＯＦ膜は、例えば成膜ガスはＳｉＦ4
／Ｏ2 ／Ａｒとし、これらをそれぞれ４０ｓｃｃｍ／８
０ｓｃｃｍ／７０ｓｃｃｍの流量で反応層内に供給し、
ＲＦパワーは１．４ｋＷとして成膜する。このときＳｉ
ＯＦ膜の比誘電率は３．５となる。
【００１３】次にこのＳｉＯＦ膜１２上で通常のフォト
リソグラフィー技術により配線溝を形成するためのレジ
ストマクスを形成し、異方性ドライエッチングにより配
線溝１３を形成する。このドライエッチング条件は通常
のシリコン酸化膜エッチング条件と同様で、例えば出力
１０００ＷのＲＦ中で、圧力３００ｍＴ、Ａｒ／ＣＦ4
／ＣＨＦ3 をそれぞれ２００ｓｃｃｍ／２０ｓｃｃｍ／
２０ｓｃｃｍの流量で供給すれば、ＳｉＯＦ膜１２のエ
ッチングレートをＳｉＯ2 膜の約３倍にすることができ
るので、ＳｉＯＦ膜１２の膜厚のばらつきやエッチング
量の基板面内でのばらつきを考慮して、所望のＳｉＯＦ
膜厚から計算されるエッチング量よりもオーバーエッチ
ングを行っても、第１のシリコン酸化膜１１の全層がエ
ッチングストッパーとなり、均一な深さの配線溝１３が
形成できる。配線溝形成後、通常のフォトリソグラフィ
ー技術によりコンタクトホールを形成するためのレジス
トマスクを形成し、異方性ドライエッチングによりコン
タクトホール１４を開口する。このエッチング条件は通
常のシリコン酸化膜エッチングと同様の条件で行う。
リソグラフィー技術により配線溝を形成するためのレジ
ストマクスを形成し、異方性ドライエッチングにより配
線溝１３を形成する。このドライエッチング条件は通常
のシリコン酸化膜エッチング条件と同様で、例えば出力
１０００ＷのＲＦ中で、圧力３００ｍＴ、Ａｒ／ＣＦ4
／ＣＨＦ3 をそれぞれ２００ｓｃｃｍ／２０ｓｃｃｍ／
２０ｓｃｃｍの流量で供給すれば、ＳｉＯＦ膜１２のエ
ッチングレートをＳｉＯ2 膜の約３倍にすることができ
るので、ＳｉＯＦ膜１２の膜厚のばらつきやエッチング
量の基板面内でのばらつきを考慮して、所望のＳｉＯＦ
膜厚から計算されるエッチング量よりもオーバーエッチ
ングを行っても、第１のシリコン酸化膜１１の全層がエ
ッチングストッパーとなり、均一な深さの配線溝１３が
形成できる。配線溝形成後、通常のフォトリソグラフィ
ー技術によりコンタクトホールを形成するためのレジス
トマスクを形成し、異方性ドライエッチングによりコン
タクトホール１４を開口する。このエッチング条件は通
常のシリコン酸化膜エッチングと同様の条件で行う。
【００１４】以上のように配線溝１３とコンタクトホー
ル１４を形成した後、第２のシリコン酸化膜１５を配線
溝１３及びコンタクトホール１４を含む基板１０全面に
５０ｎｍの膜厚でプラズマＣＶＤ法により堆積し、その
後これをエッチバックし、配線溝１３及びコンタクトホ
ール１４の側壁部分のみに第２のシリコン酸化膜１５が
サイドウォール状に残るようにする。次にバリアメタル
となるＴｉＮ膜１６を５０ｎｍの膜厚でＣＶＤ法或いは
スパッタ法により配線溝１３及びコンタクトホール１４
の側壁に堆積する。これらの第２のシリコン酸化膜１５
及びＴｉＮ１６膜の役割のひとつは、配線金属とＳｉＯ
Ｆ膜中のフッ素とが反応するのを防ぐことである。
ル１４を形成した後、第２のシリコン酸化膜１５を配線
溝１３及びコンタクトホール１４を含む基板１０全面に
５０ｎｍの膜厚でプラズマＣＶＤ法により堆積し、その
後これをエッチバックし、配線溝１３及びコンタクトホ
ール１４の側壁部分のみに第２のシリコン酸化膜１５が
サイドウォール状に残るようにする。次にバリアメタル
となるＴｉＮ膜１６を５０ｎｍの膜厚でＣＶＤ法或いは
スパッタ法により配線溝１３及びコンタクトホール１４
の側壁に堆積する。これらの第２のシリコン酸化膜１５
及びＴｉＮ１６膜の役割のひとつは、配線金属とＳｉＯ
Ｆ膜中のフッ素とが反応するのを防ぐことである。
【００１５】続いてコンタクトホール１４及び配線溝１
３の内部を含むウェハー全面に配線金属としてアルミニ
ウム１７をＣＶＤ法により堆積し、化学的機械的研磨法
により配線溝１３及びコンタクトホール１４の内部以外
のアルミニウムを除去することにより配線１７′を形成
する。
３の内部を含むウェハー全面に配線金属としてアルミニ
ウム１７をＣＶＤ法により堆積し、化学的機械的研磨法
により配線溝１３及びコンタクトホール１４の内部以外
のアルミニウムを除去することにより配線１７′を形成
する。
【００１６】以上述べたように本発明の第１の実施形態
を用いれば、配線層の下層の第１のシリコン酸化膜１１
が全て配線溝１３のエッチングの際のエッチングストッ
パーになるので、従来例のようにエッチング時に抜けて
しまう可能性がなく、エッチング量の余裕が増加し加工
が容易になる。さらに隣接配線間に低誘電率のＳｉＯＦ
膜１２があるので、配線の寄生容量は約１割低減でき
る。
を用いれば、配線層の下層の第１のシリコン酸化膜１１
が全て配線溝１３のエッチングの際のエッチングストッ
パーになるので、従来例のようにエッチング時に抜けて
しまう可能性がなく、エッチング量の余裕が増加し加工
が容易になる。さらに隣接配線間に低誘電率のＳｉＯＦ
膜１２があるので、配線の寄生容量は約１割低減でき
る。
【００１７】次に本発明の第２の実施形態を工程順に表
す断面図を図３及び図４に示す。第１の実施形態と同様
に素子領域（ソース・ドレイン領域１、ゲート電極２、
フィールドシリコン酸化膜３）を含む半導体基板２０上
に第１のシリコン酸化膜２１を０．６μｍの膜厚で堆積
する。次にこの第１のシリコン酸化膜２１を化学的機械
的研磨法により研磨し平坦化する。このとき第１のシリ
コン酸化膜２１の膜厚はフィールドシリコン酸化膜３か
ら０．５μｍとなるようにする。この平坦化された第１
のシリコン酸化膜２１上に、先ず水素含有非晶質炭素膜
２２を１０ｎｍ堆積した後、フッ素含有非晶質炭素膜２
３を０．５μｍ堆積する。これらはいずれもプラズマＣ
ＶＤ法で行う。水素含有非晶質炭素膜２２は第１のシリ
コン酸化膜２１とフッ素含有非晶質炭素膜２３の密着性
を良くするための緩衝膜の役割をもつ。
す断面図を図３及び図４に示す。第１の実施形態と同様
に素子領域（ソース・ドレイン領域１、ゲート電極２、
フィールドシリコン酸化膜３）を含む半導体基板２０上
に第１のシリコン酸化膜２１を０．６μｍの膜厚で堆積
する。次にこの第１のシリコン酸化膜２１を化学的機械
的研磨法により研磨し平坦化する。このとき第１のシリ
コン酸化膜２１の膜厚はフィールドシリコン酸化膜３か
ら０．５μｍとなるようにする。この平坦化された第１
のシリコン酸化膜２１上に、先ず水素含有非晶質炭素膜
２２を１０ｎｍ堆積した後、フッ素含有非晶質炭素膜２
３を０．５μｍ堆積する。これらはいずれもプラズマＣ
ＶＤ法で行う。水素含有非晶質炭素膜２２は第１のシリ
コン酸化膜２１とフッ素含有非晶質炭素膜２３の密着性
を良くするための緩衝膜の役割をもつ。
【００１８】水素含有非晶質炭素膜２２及びフッ素含有
非晶質炭素膜２３の成膜条件は、例えばＲＦパワー２ｋ
Ｗ、圧力２ｍＴの反応層内で、成膜ガスをＣＨ4 からＣ
2 Ｆ6 （それぞれ流量５０ｓｃｃｍ）に変換することで
連続的に成膜できる。このときフッ素含有非晶質炭素膜
２３の比誘電率は２．５になる。
非晶質炭素膜２３の成膜条件は、例えばＲＦパワー２ｋ
Ｗ、圧力２ｍＴの反応層内で、成膜ガスをＣＨ4 からＣ
2 Ｆ6 （それぞれ流量５０ｓｃｃｍ）に変換することで
連続的に成膜できる。このときフッ素含有非晶質炭素膜
２３の比誘電率は２．５になる。
【００１９】以下第１の実施形態と同様の方法で配線溝
２４及びコンタクトホール２５を形成する。この際、配
線溝２４のエッチング条件は、例えば第１の実施形態と
同様に出力１０００ＷのＲＦ中で、圧力３００ｍＴ、Ａ
ｒ／ＣＦ4 ／ＣＨＦ3 をそれぞれ２００ｓｃｃｍ／２０
ｓｃｃｍ／２０ｓｃｃｍの流量で供給する。このときフ
ッ素含有非晶質炭素膜２３のエッチングレートは、シリ
コン酸化膜２１の５倍とすることができるので、フッ素
含有非晶質炭素膜２３の膜厚のばらつきやエッチング量
の基板面内でのばらつきを考慮して、所望のフッ素含有
非晶質炭素膜２３の膜厚から計算されるエッチング量よ
りもオーバーエッチングを行っても、第１のシリコン酸
化膜２１全層がエッチングストッパーとなり、均一な深
さの配線溝２４が形成できる。以下第１の実施形態と同
様に配線溝２４及びコンタクトホール２５の側壁を第２
のシリコン酸化膜２６のサイドウォールで覆った後、バ
リアメタルとなるＴｉＮ膜２７を５０ｎｍ堆積する。続
いてコンタクトホール２５及び配線溝２４内部を含む基
板全面に配線金属としてアルミニウム２８をＣＶＤ法に
より堆積し、化学的機械的研磨法により配線溝２４及び
コンタクトホール２５の内部以外のアルミニウムを除去
することにより配線２８′を形成する。
２４及びコンタクトホール２５を形成する。この際、配
線溝２４のエッチング条件は、例えば第１の実施形態と
同様に出力１０００ＷのＲＦ中で、圧力３００ｍＴ、Ａ
ｒ／ＣＦ4 ／ＣＨＦ3 をそれぞれ２００ｓｃｃｍ／２０
ｓｃｃｍ／２０ｓｃｃｍの流量で供給する。このときフ
ッ素含有非晶質炭素膜２３のエッチングレートは、シリ
コン酸化膜２１の５倍とすることができるので、フッ素
含有非晶質炭素膜２３の膜厚のばらつきやエッチング量
の基板面内でのばらつきを考慮して、所望のフッ素含有
非晶質炭素膜２３の膜厚から計算されるエッチング量よ
りもオーバーエッチングを行っても、第１のシリコン酸
化膜２１全層がエッチングストッパーとなり、均一な深
さの配線溝２４が形成できる。以下第１の実施形態と同
様に配線溝２４及びコンタクトホール２５の側壁を第２
のシリコン酸化膜２６のサイドウォールで覆った後、バ
リアメタルとなるＴｉＮ膜２７を５０ｎｍ堆積する。続
いてコンタクトホール２５及び配線溝２４内部を含む基
板全面に配線金属としてアルミニウム２８をＣＶＤ法に
より堆積し、化学的機械的研磨法により配線溝２４及び
コンタクトホール２５の内部以外のアルミニウムを除去
することにより配線２８′を形成する。
【００２０】以上述べたように本発明の第２の実施形態
を用いれば、配線層の下層の第１のシリコン酸化膜２１
が全て配線溝エッチングの際のエッチングストッパーに
なるので、従来例のようにエッチング時に抜けてしまう
可能性がなく、エッチング量の余裕が増加し加工が容易
になる。さらに隣接配線間に低誘電率のフッ素含有非晶
質炭素膜２３があるので、配線の寄生容量は約３割低減
できる。
を用いれば、配線層の下層の第１のシリコン酸化膜２１
が全て配線溝エッチングの際のエッチングストッパーに
なるので、従来例のようにエッチング時に抜けてしまう
可能性がなく、エッチング量の余裕が増加し加工が容易
になる。さらに隣接配線間に低誘電率のフッ素含有非晶
質炭素膜２３があるので、配線の寄生容量は約３割低減
できる。
【００２１】第１及び第２の実施形態で述べた成膜方法
やエッチング条件は、本発明の製造法の一例であり、こ
こで述べた方法以外のガス条件、堆積法を用いても可能
である。またここでは半導体素子上の配線層の製法を述
べたが、多層配線において２層目以降の配線の形成につ
いても同様な方法が適用できる。
やエッチング条件は、本発明の製造法の一例であり、こ
こで述べた方法以外のガス条件、堆積法を用いても可能
である。またここでは半導体素子上の配線層の製法を述
べたが、多層配線において２層目以降の配線の形成につ
いても同様な方法が適用できる。
【００２２】
【発明の効果】以上述べたように本発明の半導体装置の
製造方法では、配線層部分に低誘電率でエッチングレー
トの高いＳｉＯＦ膜や有機系絶縁膜を用いることで、配
線層間のシリコン酸化膜がエッチングストッパーとして
機能するので、従来のようにストッパー膜を特に形成す
る場合に比べ溝配線の形成が容易になる。さらに従来の
ように窒化膜等の高誘電率膜のエッチングストッパーを
用いた構造に比べ、低誘電率の絶縁膜が隣接配線間にあ
るため、例えば、図７で示したように配線寄生容量を１
〜３割低減できる。
製造方法では、配線層部分に低誘電率でエッチングレー
トの高いＳｉＯＦ膜や有機系絶縁膜を用いることで、配
線層間のシリコン酸化膜がエッチングストッパーとして
機能するので、従来のようにストッパー膜を特に形成す
る場合に比べ溝配線の形成が容易になる。さらに従来の
ように窒化膜等の高誘電率膜のエッチングストッパーを
用いた構造に比べ、低誘電率の絶縁膜が隣接配線間にあ
るため、例えば、図７で示したように配線寄生容量を１
〜３割低減できる。
【図１】本発明の第１の実施形態でコンタクトホールを
形成するまでの工程を示す断面図である。
形成するまでの工程を示す断面図である。
【図２】本発明の第１の実施形態で配線を形成するまで
の工程を示す断面図である。
の工程を示す断面図である。
【図３】本発明の第２の実施形態でコンタクトホールを
形成するまでの工程を示す断面図である。
形成するまでの工程を示す断面図である。
【図４】本発明の第２の実施形態で配線を形成するまで
の工程を示す断面図である。
の工程を示す断面図である。
【図５】従来法による埋め込み配線形成後の断面図であ
る。
る。
【図６】従来法による低誘電率膜を埋め込み配線を用い
ないで適用した場合の断面図である。
ないで適用した場合の断面図である。
【図７】配線ピッチによる配線寄生容量の各成分を比較
した図である。
した図である。
１ ソース・ドレイン領域 ２ ゲート電極 ３ フィールドシリコン酸化膜 １０ 半導体基板 １１ 第１のシリコン酸化膜 １２ ＳｉＯＦ膜 １３ 配線溝 １４ コンタクトホール １５ 第２のシリコン酸化膜 １６ ＴｉＮ膜 １７ アルミニウム １７′ 配線 ２０ 半導体基板 ２１ 第１のシリコン酸化膜 ２２ 水素含有非晶質炭素膜 ２３ フッ素含有非晶質炭素膜 ２４ 配線溝 ２５ コンタクトホール ２６ 第２のシリコン酸化膜 ２７ ＴｉＮ膜 ２８ アルミニウム ２８′ 配線 ５０ 半導体基板 ５１ 第１のシリコン酸化膜又はＢＰＳＧ膜 ５２ 第２のシリコン酸化膜又はＢＰＳＧ膜 ５３ シリコン窒化膜 ５４ 配線溝 ６０ 半導体基板 ６１ 第１のシリコン酸化膜 ６２ 第２のシリコン酸化膜 ６３ 低誘電率膜 ６４ 第３のシリコン酸化膜 ６５ 配線金属 ６６ バリアメタル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】 半導体基板上の素子領域或いは配線層上
に第１の絶縁膜としてのシリコン酸化膜を形成する工程
と、該シリコン酸化膜に比べエッチングレートが高く、
且つ比誘電率が低い第２の絶縁膜としてのフッ素添加シ
リコン酸化膜又はフッ素含有非晶質炭素膜を形成する工
程と、該第２の絶縁膜上の所望の配線パターンに対応す
る領域以外を通常の露光法によりレジストで覆う工程
と、該レジストをマスクとし前記シリコン酸化膜をエッ
チングストッパーとして前記第２の絶縁膜の前記配線パ
ターンに対応する領域をエッチングして配線溝を形成す
る工程と、該配線溝内部を含む前記第２の絶縁膜上全面
に導電体を形成する工程と、前記配線溝内部以外の領域
の前記導電体を取り除き前記配線溝内部のみに導電体を
残すことにより配線パターンを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8190657A JP3000935B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体装置の製造方法 |
| KR1019970034240A KR100258044B1 (ko) | 1996-07-19 | 1997-07-19 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8190657A JP3000935B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041385A JPH1041385A (ja) | 1998-02-13 |
| JP3000935B2 true JP3000935B2 (ja) | 2000-01-17 |
Family
ID=16261744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8190657A Expired - Lifetime JP3000935B2 (ja) | 1996-07-19 | 1996-07-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3000935B2 (ja) |
| KR (1) | KR100258044B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277730B1 (en) | 1998-02-17 | 2001-08-21 | Matsushita Electronics Corporation | Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers |
| JP3305251B2 (ja) | 1998-02-26 | 2002-07-22 | 松下電器産業株式会社 | 配線構造体の形成方法 |
| JP3383236B2 (ja) | 1998-12-01 | 2003-03-04 | 株式会社日立製作所 | エッチング終点判定方法及びエッチング終点判定装置 |
| JP3353743B2 (ja) | 1999-05-18 | 2002-12-03 | 日本電気株式会社 | 半導体装置とその製造方法 |
| KR20010010169A (ko) * | 1999-07-16 | 2001-02-05 | 윤종용 | 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법 |
| KR20010046918A (ko) * | 1999-11-16 | 2001-06-15 | 박종섭 | 이중 상감 금속 배선의 형성 방법 |
-
1996
- 1996-07-19 JP JP8190657A patent/JP3000935B2/ja not_active Expired - Lifetime
-
1997
- 1997-07-19 KR KR1019970034240A patent/KR100258044B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041385A (ja) | 1998-02-13 |
| KR100258044B1 (ko) | 2000-06-01 |
| KR980012612A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| US5990015A (en) | Dual damascence process | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP2000174123A (ja) | 半導体装置及びその製造方法 | |
| US6309958B1 (en) | Semiconductor device and method of manufacturing the same | |
| TW202145392A (zh) | 半導體結構 | |
| TW425668B (en) | Self-aligned contact process | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| JP2000091308A (ja) | 半導体装置の製造方法 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3351177B2 (ja) | 接続孔を形成する工程を有する配線構造の形成方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100514523B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3065003B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |