JP3305251B2 - 配線構造体の形成方法 - Google Patents

配線構造体の形成方法

Info

Publication number
JP3305251B2
JP3305251B2 JP04481498A JP4481498A JP3305251B2 JP 3305251 B2 JP3305251 B2 JP 3305251B2 JP 04481498 A JP04481498 A JP 04481498A JP 4481498 A JP4481498 A JP 4481498A JP 3305251 B2 JP3305251 B2 JP 3305251B2
Authority
JP
Japan
Prior art keywords
film
organic
insulating film
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04481498A
Other languages
English (en)
Other versions
JPH11243147A (ja
Inventor
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04481498A priority Critical patent/JP3305251B2/ja
Priority to US09/256,211 priority patent/US6242339B1/en
Publication of JPH11243147A publication Critical patent/JPH11243147A/ja
Priority to US09/670,697 priority patent/US6333257B1/en
Priority to US09/845,325 priority patent/US6710451B2/en
Application granted granted Critical
Publication of JP3305251B2 publication Critical patent/JP3305251B2/ja
Priority to US10/428,841 priority patent/USRE38753E1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
における配線構造体及びその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化の進展に伴
い、金属配線同士の間の寄生容量である配線間容量の増
加に起因する配線遅延時間の増大が半導体集積回路の高
性能化の妨げとなっている。配線遅延時間は金属配線の
抵抗と配線間容量との積に比例するいわゆるＲＣ遅延と
言われるものである。
【０００３】従って、配線遅延時間を低減するために
は、金属配線の抵抗を小さくするか又は配線間容量を小
さくすることが必要である。
【０００４】そこで、配線抵抗を小さくために、配線材
料としてアルミ系合金に代えて銅を用いる半導体集積回
路装置がＩＢＭ社やモトローラ社から報告されている。
銅材料はアルミ系合金材料の３分の２程度の比抵抗を有
しているため、配線材料として銅材料を用いると、アル
ミ系合金材料を用いる場合に比べて、単純に計算すると
配線遅延時間が３分の２に減少するので、１．５倍の高
速化を実現することができる。
【０００５】しかしながら、半導体集積回路の高集積化
がさらに進展すると、銅からなる金属配線を用いる場合
でも、配線遅延時間の増大によって、高速化が限界に達
すると懸念されている。また、配線材料としての銅は、
金又は銀についで比抵抗が小さいので、銅からなる金属
配線に代えて金又は銀からなる金属配線を用いても、配
線抵抗の低減は僅かなものである。
【０００６】このため、半導体集積回路の高集積化のた
めには、配線抵抗の低減と共に配線間容量の低減が重要
になっており、配線間容量の低減のためには、層間絶縁
膜の比誘電率を小さくすることが必要である。従来、層
間絶縁膜としては、シリコン酸化膜が用いられている
が、シリコン酸化膜の比誘電率は４〜４．５程度であっ
て、より高集積化された半導体集積回路における層間絶
縁膜には採用し難いという問題がある。
【０００７】そこで、比誘電率がシリコン酸化膜よりも
小さい層間絶縁膜として、フッ素添加シリコン酸化膜、
低誘電率ＳＯＧ膜及び有機高分子膜が提案されている。
【０００８】
【発明が解決しようとする課題】ところで、フッ素添加
シリコン酸化膜の比誘電率は３．３〜３．７であって、
従来のシリコン酸化膜に比べて２割程度小さいが、フッ
素添加シリコン酸化膜は、吸湿性が高いので大気中の水
分を吸収しやすい。このため、フッ素添加シリコン酸化
膜が水分を吸収し、比誘電率の高いＳｉＯＨが膜中に取
り込まれるので、フッ素添加シリコン酸化膜の比誘電率
が増加したり、熱処理工程においてＳｉＯＨが反応して
Ｈ2 Ｏガスを放出したりするという問題、及びフッ素添
加シリコン酸化膜中に遊離しているフッ素が熱処理工程
において表面に偏析し、偏析したフッ素が密着層として
のＴｉＮ膜のＴｉ等と反応して剥がれやすいＴｉＦ膜を
形成するという問題等があり、フッ素添加シリコン酸化
膜は実用上の課題が多い。
【０００９】低誘電率ＳＯＧ膜としては、ＨＳＱ（Hydr
ogen silsesquioxane：Ｓｉ原子と、Ｏ原子と、Ｏ原子
の数の３分の２の数のＨ原子とからなる構造体）膜が検
討されているが、ＨＳＱ膜は、従来のシリコン酸化膜に
比べて、水分放出量が多いので加工性が悪いという問題
がある。ＨＳＱ膜は加工性が悪いためＨＳＱ膜に埋め込
み配線を形成することは困難であるから、ＨＳＱ膜に金
属配線を形成する場合には金属膜がパターン化されてな
る金属配線を用いる必要がある。
【００１０】また、ＨＳＱ膜は金属配線との密着性が低
いので、金属配線との密着性を確保するために金属配線
との間に密着層としてのＣＶＤ酸化膜を形成する必要が
ある。ところが、金属配線の上にＣＶＤ酸化膜を形成す
ると、金属配線間に比誘電率の大きいＣＶＤ酸化膜が存
在するため、実質的な配線間容量はＨＳＱ膜とＣＶＤ酸
化膜とから構成される直列容量になるので、ＨＳＱ膜を
単体で用いた場合に比べて配線間容量が大きくなってし
まうという問題がある。
【００１１】有機高分子膜は、低誘電率ＳＯＧ膜と同
様、金属配線との密着性が低いので、金属配線との間に
密着層としてのＣＶＤ酸化膜を形成する必要がある。
【００１２】また、有機高分子膜に対するエッチングレ
ートが酸素プラズマによりレジストパターンをアッシン
グする際のアッシングレートとほぼ等しいため、レジス
トパターンをアッシングにより除去する際に有機高分子
膜が損傷してしまうので、通常のレジストプロセスが使
えないという問題がある。そこで、有機高分子膜の上に
ＣＶＤ酸化膜を形成した後、該ＣＶＤ酸化膜の上にレジ
スト膜を形成し、ＣＶＤ酸化膜をエッチングストッパー
（保護膜）としてレジスト膜をエッチング加工する方法
が提案されている。
【００１３】ところが、有機高分子膜の上にＣＶＤ酸化
膜を形成する際、有機高分子膜の表面が酸素を含む反応
性ガスに曝されるため、有機高分子膜が酸素と反応して
有機高分子膜中にカルボニル基やケトン基等の極性基が
導入されるので、有機高分子膜の比誘電率が増加してし
まうという問題がある。
【００１４】また、有機高分子膜に銅の埋め込み配線を
形成する場合、有機高分子膜は金属配線との密着性が低
いため、有機高分子膜に形成された配線用凹部の周面に
例えばＴｉＮ等からなる密着層を形成する必要がある
が、ＴｉＮ膜は抵抗が高いため金属配線の有効断面積が
減少してしまうので、銅からなる金属配線を用いて低抵
抗化を図ったメリットが損なわれてしまうという問題が
ある。
【００１５】前記に鑑み、本発明は、層間絶縁膜が、良
好な加工性、低い比誘電率並びに有機膜、酸化膜及び金
属膜に対する高い密着性を有する配線構造体及びその形
成方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係る第１の配線
構造体は、下層の金属配線と上層の金属配線との間に設
けられており、シリコン酸化物中にシリコン原子と結合
したフェニル基が取り込まれた構造を有する有機含有シ
リコン酸化物からなる層間絶縁膜を備えている。
【００１７】第１の配線構造体によると、層間絶縁膜を
構成する有機含有シリコン酸化膜は、シリコン酸化物中
にシリコン原子と結合したフェニル基が取り込まれた構
造を有しているため、従来のＣＶＤ酸化膜と同程度に良
好な加工性及びＨＳＱ膜と同程度に低い比誘電率を有し
ていると共に、有機膜、酸化膜及び金属膜に対する密着
性が優れている。
【００１８】本発明に係る第２の配線構造体は、下層の
金属配線と、下層の金属配線の上に形成され、シリコン
酸化物中に有機成分を含有する有機含有シリコン酸化物
を主成分とする第１の絶縁膜と、第１の絶縁膜の上に形
成され、有機成分を主成分とする第２の絶縁膜と、第２
の絶縁膜中に形成された上層の金属配線と、第１の絶縁
膜中に形成され、下層の金属配線と上層の金属配線とを
接続するコンタクトとを備えている。
【００１９】第２の配線構造体によると、有機成分を主
成分とする第２の絶縁膜の下に有機含有シリコン酸化膜
を主成分とする第１の絶縁膜が形成されているため、第
２の絶縁膜に対してレジストパターンをマスクとしてエ
ッチングを行なって配線溝を形成する際に、有機含有シ
リコン酸化膜を主成分とする比誘電率の低い第１の絶縁
膜がエッチングストッパーの役割を果たす。
【００２０】第２の配線構造体において、有機含有シリ
コン酸化物は、シリコン酸化物中にシリコン原子と結合
したフェニル基が取り込まれた構造を有することが好ま
しい。
【００２１】本発明に係る第３の配線構造体は、金属配
線と、金属配線の上に該金属配線を覆い且つ該金属配線
同士の間に凹状溝が残存するように形成され、シリコン
酸化物中に有機成分を含有する有機含有シリコン酸化物
を主成分とする第１の絶縁膜と、第１の絶縁膜の上に凹
状溝を埋めるように形成され、比誘電率が第１の絶縁膜
よりも低い第２の絶縁膜と、第２の絶縁膜の上に形成さ
れ、第２の絶縁膜と異なる組成を有する第３の絶縁膜と
を備えている。
【００２２】第３の配線構造体によると、金属配線と第
２の絶縁膜との間に、金属配線との密着性が高い有機含
有シリコン酸化物を主成分とする第１の絶縁膜が介在し
ているため、金属配線と第２の絶縁膜との間に比誘電率
の高い密着層を介在させる必要がない。また、第１の絶
縁膜は金属配線の上に金属配線同士の間に凹状溝が残存
するように形成されていると共に、比誘電率の低い第２
の絶縁膜が凹状溝を埋めるように形成されているため、
金属配線同士の間には比誘電率の低い第２の絶縁膜が介
在している。
【００２３】第３の配線構造体において、第２の絶縁膜
は有機成分を主成分とし、第３の絶縁膜はシリコン酸化
物中に有機成分を含有する有機含有シリコン酸化物を主
成分とすることが好ましい。
【００２４】第３の配線構造体において、有機含有シリ
コン酸化物は、シリコン酸化物中にシリコン原子と結合
したフェニル基が取り込まれた構造を有することが好ま
しい。
【００２５】本発明に係る第１の配線構造体の形成方法
は、下層の金属配線の上に、フェニルトリメトキシシラ
ンを含む反応性ガスを用いるＣＶＤ法により、シリコン
酸化物中にシリコン原子と結合したフェニル基が取り込
まれた構造を有する有機含有シリコン酸化膜からなる層
間絶縁膜を形成する工程と、層間絶縁膜に、配線溝と、
該配線溝と連通し且つ下層の金属配線を露出させるコン
タクトホールとを形成する工程と、配線溝及びコンタク
トホールに金属膜を充填することにより、上層の金属配
線及び下層の金属配線と上層の金属配線とを接続するコ
ンタクトを形成する工程とを備えている。
【００２６】第１の配線構造体の形成方法によると、フ
ェニルトリメトキシシランを含む反応性ガスを用いるＣ
ＶＤ法により有機含有シリコン酸化膜を形成するため、
シリコン酸化物中にシリコン原子と結合したフェニル基
が取り込まれた構造を有する有機含有シリコン酸化膜を
確実に形成することができる。
【００２７】本発明に係る第２の配線構造体の形成方法
は、下層の金属配線の上に、シリコン酸化物中に有機成
分を含有する有機含有シリコン酸化物を主成分とする第
１の絶縁膜を形成する工程と、第１の絶縁膜の上に、有
機成分を主成分とする第２の絶縁膜を形成する工程と、
第２の絶縁膜に対して選択的にエッチングを行なって配
線溝を形成すると共に、第１の絶縁膜に対して選択的に
エッチングを行なって配線溝と連通し且つ下層の金属配
線を露出させるコンタクトホールを形成する工程と、配
線溝及びコンタクトホールに金属膜を充填することによ
り、上層の金属配線及び下層の金属配線と上層の金属配
線とを接続するコンタクトを形成する工程とを備えてい
る。
【００２８】第２の配線構造体の形成方法によると、下
層の金属配線の上にシリコン酸化物中に有機成分を含有
する有機含有シリコン酸化物を主成分とする第１の絶縁
膜を形成した後、該第１の絶縁膜の上に有機成分を主成
分とする第２の絶縁膜を形成するため、第２の絶縁膜に
対して選択的にエッチングを行なって配線溝を形成する
工程において、第１の絶縁膜がエッチングストッパーの
役割を果たす。
【００２９】第２の配線構造体の形成方法において、有
機含有シリコン酸化物は、シリコン酸化物中にシリコン
原子と結合したフェニル基が取り込まれた構造を有する
ことが好ましい。
【００３０】本発明に係る第３の配線構造体の形成方法
は、金属配線の上にシリコン酸化物中に有機成分を含有
する有機含有シリコン酸化物を主成分とする第１の絶縁
膜を、金属配線を覆い且つ金属配線同士の間に凹状溝が
残存するように形成する工程と、第１の絶縁膜の上に、
比誘電率が第１の絶縁膜よりも低い第２の絶縁膜を凹状
溝を埋めるように形成する工程と、第２の絶縁膜の上
に、第２の絶縁膜と異なる組成を有する第３の絶縁膜を
形成する工程とを備えている。
【００３１】第３の配線構造体の形成方法によると、金
属配線の上に有機含有シリコン酸化物を主成分とする第
１の絶縁膜を金属配線同士の間に凹状溝が残存するよう
に形成した後、第１の絶縁膜の上に比誘電率が低い第２
の絶縁膜を凹状溝を埋めるように形成するため、金属配
線と第２の絶縁膜との間に比誘電率の高い密着層を介在
させる必要がないと共に、金属配線同士の間には比誘電
率の低い第２の絶縁膜が介在している。
【００３２】第３の配線構造体の形成方法において、第
２の絶縁膜は有機成分を主成分とし、第３の絶縁膜は、
シリコン酸化物中に有機成分を含有する有機含有シリコ
ン酸化物を主成分とすることが好ましい。
【００３３】この場合、有機含有シリコン酸化物は、シ
リコン酸化物中にシリコン原子と結合したフェニル基が
取り込まれた構造を有することが好ましい。
【００３４】本発明に係る第４の配線構造体の形成方法
は、下層の金属配線の上に第１の絶縁膜を形成する工程
と、第１の絶縁膜の上に、第１の絶縁膜と組成が異なり
且つ有機成分を主成分とする第２の絶縁膜を形成する工
程と、第２の絶縁膜の上に導電性膜を形成する工程と、
導電性膜の上に、配線形成用開口部を有する第１のレジ
ストパターンを形成する工程と、導電性膜に対して第１
のレジストパターンをマスクとしてエッチングを行なっ
て、導電性膜からなり配線形成用開口部を有するマスク
パターンを形成する工程と、第１のレジストパターンの
上に、コンタクトホール形成用開口部を有する第２のレ
ジストパターンを形成する工程と、第２の絶縁膜に対し
て選択的にエッチングを行なうことにより、第２の絶縁
膜を該第２の絶縁膜にコンタクトホール形成用開口部が
形成されるようにパターン化する共に第１及び第２のレ
ジストパターンを除去する工程と、第１の絶縁膜に対し
てパターン化された第２の絶縁膜をマスクとしてエッチ
ングを行なうことにより、第１の絶縁膜に下層の金属配
線を露出させるコンタクトホールを形成する工程と、第
２の絶縁膜に対して、マスクパターンをマスクとしてエ
ッチングを行なうことにより、第２の絶縁膜に配線溝を
形成する工程と、配線溝及びコンタクトホールに金属膜
を充填することにより、上層の金属配線及び下層の金属
配線と上層の金属配線とを接続するコンタクトを形成す
る工程とを備えている。
【００３５】第４の配線構造体の形成方法によると、コ
ンタクトホールが形成される第１の絶縁膜の組成と、配
線溝が形成される第２の絶縁膜の組成とが異なっている
ため、第２の絶縁膜に対してマスクパターンをマスクと
してエッチングを行なって配線溝を形成する際に第１の
絶縁膜がエッチングストッパーになる。また、第２の絶
縁膜が有機成分を主成分とするため、第２の絶縁膜に対
して選択的にエッチングを行なって該第２の絶縁膜にコ
ンタクトホール形成用開口部を形成する際に第１及び第
２のレジストパターンは除去される。
【００３６】第４の配線構造体の形成方法において、第
１の絶縁膜は、シリコン酸化物中に有機成分を含有する
有機含有シリコン酸化物を主成分とすることが好まし
い。
【００３７】この場合、有機含有シリコン酸化物は、シ
リコン酸化物中にシリコン原子と結合したフェニル基が
取り込まれた構造を有することが好ましい。
【００３８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る配線構造体及びその形成方法に
ついて図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図
３（ａ）〜（ｃ）を参照しながら説明する。
【００３９】まず、図１（ａ）に示すように、半導体基
板１００上に形成された第１の金属配線１０１の上に、
後に行なわれるエッチング工程において第１の金属配線
１０１を保護する例えば５０ｎｍの膜厚を有する第１の
シリコン窒化膜１０２を形成した後、該第１のシリコン
窒化膜１０２の上に、例えば１μｍの膜厚を有すると共
にシリコン酸化物中に有機成分を含有する第１の有機含
有シリコン酸化膜１０３を堆積する。その後、第１の有
機含有シリコン酸化膜１０３の上に、後に行なわれるエ
ッチング工程において第１の有機含有シリコン酸化膜１
０３を保護する例えば５０ｎｍの膜厚を有する第２のシ
リコン窒化膜１０４を形成した後、該第２のシリコン窒
化膜１０４の上に、例えば４００ｎｍの膜厚を有すると
共にシリコン酸化物中に有機成分を含有する第２の有機
含有シリコン酸化膜１０５を堆積する。第１及び第２の
有機含有シリコン酸化膜１０３、１０５の堆積方法につ
いては、特に限定されないが、例えばフェニルトリメト
キシランを主原料とする反応性ガスを用いるＣＶＤ法が
挙げられる。このようにすると、シリコン酸化物中にシ
リコン原子と結合したフェニル基が取り込まれた構造を
有する第１及び第２の有機含有シリコン酸化膜１０３、
１０５が得られる。
【００４０】次に、図１（ｂ）に示すように、第２の有
機含有シリコン酸化膜１０５の上に、リソグラフィ工程
によりコンタクトホール形成用開口部を有する第１のレ
ジストパターン１０６を形成した後、該第１のレジスト
パターン１０６をマスクとして第１の有機含有シリコン
酸化膜１０３、第２のシリコン窒化膜１０４及び第２の
有機含有シリコン酸化膜１０５に対してドライエッチン
グを行なって、図１（ｃ）に示すように、第１の有機含
有シリコン酸化膜１０３にコンタクトホール１０７を形
成する。
【００４１】次に、図２（ａ）に示すように、第２の有
機含有シリコン酸化膜１０５の上に、リソグラフィ工程
により配線溝形成用開口部を有する第２のレジストパタ
ーン１０８を形成した後、該第２のレジストパターン１
０８をマスクとして第２の有機含有シリコン酸化膜１０
５に対してドライエッチングを行なって、図２（ｂ）に
示すように、第２の有機含有シリコン酸化膜１０５に、
コンタクトホール１０７と連通する配線溝１０９を形成
する。このドライエッチング工程は、第２の有機含有シ
リコン酸化膜１０５に対するエッチングレートが第２の
シリコン窒化膜１０４に対するエッチングレートよりも
大きくなるようなエッチング条件を選択する。
【００４２】次に、第１の有機含有シリコン酸化膜１０
３をマスクとして第１のシリコン窒化膜１０２に対して
ドライエッチングを行なって、図２（ｃ）に示すよう
に、第１の金属配線１０１をコンタクトホール１０７に
露出させる。
【００４３】次に、図３（ａ）に示すように、第２のレ
ジストパターン１０８を除去した後、図３（ｂ）に示す
ように、コンタクトホール１０７及び配線溝１０９が埋
まるように全面に亘って金属膜１１０を堆積する。金属
膜１１０の組成は特に限定されず、銅、アルミニウム、
金、銀、ニッケル、コバルト、タングステン又はこれら
の合金等を用いることができると共に、金属膜１１０の
堆積方法も特に限定されず、メッキ法、ＣＶＤ法又はス
パッタ法等を用いることができる。
【００４４】次に、図３（ｃ）に示すように、第２の有
機含有シリコン酸化膜１０５の上に堆積されている金属
膜１１０を例えばＣＭＰ法により除去して、金属膜１１
０からなる第２の金属配線１１１、及び金属膜１１０か
らなり第１の金属配線１０１と第２の金属配線１１１と
を接続するコンタクト１１２を形成する。
【００４５】尚、第１の実施形態においては、コンタク
トホール１０７を形成した後に配線溝１０９を形成した
が、コンタクトホール１０７と配線溝１０９との形成順
序は問わない。
【００４６】また、第２の金属配線１１１の上に、前述
した工程と同様の工程を行なうことにより、多層配線構
造を形成することができる。
【００４７】第１の実施形態によると、第１及び第２の
有機含有シリコン酸化膜１０３、１０５は、フェニルト
リメトキシシランを主原料とする反応性ガスを用いるＣ
ＶＤ法により形成された膜（以下、ＰＴＭＳ膜と略す）
であるため、シリコン酸化物中にシリコン原子と結合し
たフェニル基（有機基）が取り込まれた構造を有してい
る。従って、ＰＴＭＳ膜は、比誘電率が３．２以下であ
って小さく、耐熱性が４５０℃以上であって高く且つ吸
湿性が非常に低いと共に、従来のシリコン酸化膜と同
様、水分放出量が少ないために加工性に優れている。
【００４８】また、ＰＴＭＳ膜は、フッ素添加ＣＶＤ酸
化膜のように遊離フッ素を含まないため、吸湿による比
誘電率の増加、含有水分に起因するビア不良の発生、及
び熱処理工程でのフッ素の偏在に起因する金属膜との界
面における劣化又は剥離が起こらない。
【００４９】また、ＰＴＭＳ膜の金属膜に対する密着性
は、低誘電率ＳＯＧ膜及び有機高分子膜の金属膜に対す
る密着性に比べて高くて、従来のＣＶＤ酸化膜と同程度
である。
【００５０】さらに、ＰＴＭＳ膜は、有機基とシロキサ
ン骨格とを同時に含有しているため、有機膜、酸化膜及
び金属膜との密着性が高いので、有機高分子膜又は低誘
電率ＳＯＧ膜からなる層間絶縁膜の場合にそれぞれ必要
になる、埋め込み配線の周面に形成される密着層、パタ
ーン化された金属膜からなる金属配線の下に形成される
ライナー層、及び金属配線の上に形成されるカバー膜が
不要になるので、ＰＴＭＳ膜を層間絶縁膜として単独で
使用することが可能になる。
【００５１】以上説明したように、ＰＴＭＳ膜は、シリ
コン原子と結合したフェニル基（有機基）が酸化膜中に
取り込まれた構造を有しているため、従来のＣＶＤ酸化
膜と同程度に良好な加工性及びＨＳＱ膜と同程度に低い
比誘電率を有していると共に、有機膜、酸化膜及び金属
膜に対する高い密着性を有している。従って、ＰＴＭＳ
膜を半導体集積回路装置の配線構造の層間絶縁膜として
用いることにより、従来の半導体製造プロセスを変更す
ることなく、容易に高集積化を図ることができるので、
高速動作性及び低消費電流性を有する高性能な半導体集
積回路装置を実現することが可能になる。
【００５２】（第２の実施形態）以下、本発明の第２の
実施形態に係る配線構造体及びその形成方法について図
４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）及び図６（ａ）
〜（ｃ）を参照しながら説明する。
【００５３】まず、図４（ａ）に示すように、半導体基
板２００上に形成された第１の金属配線２０１の上に、
後に行なわれるエッチング工程において第１の金属配線
２０１を保護する例えば５０ｎｍの膜厚を有するシリコ
ン窒化膜２０２を形成した後、該シリコン窒化膜２０２
の上に、例えば１μｍの膜厚を有すると共にシリコン酸
化物中に有機成分を含有する有機含有シリコン酸化膜２
０３を堆積する。有機含有シリコン酸化膜２０３の堆積
方法については、特に限定されないが、例えばフェニル
トリメトキシランを主原料とする反応性ガスを用いるＣ
ＶＤ法が挙げられる。このようにすると、シリコン酸化
物中にシリコン原子と結合したフェニル基が取り込まれ
た構造を有する有機含有シリコン酸化膜２０３が得られ
る。
【００５４】次に、有機含有シリコン酸化膜２０３の上
に、有機成分を主成分とする例えば４００ｎｍの膜厚を
有する有機膜２０４を堆積する。有機膜２０４として
は、特に限定されないが、プラズマＣＶＤ法、塗布法又
は熱ＣＶＤ法により形成した炭化水素膜又はフッ素を含
有する炭化水素膜を用いることができ、具体的には、テ
フロン膜（商標名）、酸素を含有するテフロン膜（商標
名）、フッ素化ポリイミド膜又はポリアリルエーテル膜
等を用いることができる。その後、有機膜２０４の上に
例えば５０ｎｍの膜厚を有する窒化チタン膜２０５を堆
積する。
【００５５】次に、図４（ｂ）に示すように、窒化チタ
ン膜２０５の上に、リソグラフィ工程により配線溝形成
用開口部を有する第１のレジストパターン２０６を形成
した後、該第１のレジストパターン２０６をマスクとし
て窒化チタン膜２０５に対してドライエッチングを行な
って、図４（ｃ）に示すように、窒化チタン膜２０５か
らなるマスクパターン２０７を形成する。
【００５６】次に、第１のレジストパターン２０６を除
去することなく、有機膜２０４の上に、リソグラフィ工
程によりコンタクトホール形成用開口部を有する第２の
レジストパターン２０８を形成した後、有機膜２０４に
対してドライエッチングを行なって、図５（ａ）に示す
ように、コンタクトホール形成用開口部を有するパター
ン化された有機膜２０４Ａを形成する。この場合、有機
膜２０４と、第１のレジストパターン２０６及び第２の
レジストパターン２０８とは共に有機成分を主成分とし
ているため、有機膜２０４に対するエッチングレート
と、第１及び第２のレジストパターン２０６、２０８に
対するエッチングレートとはほぼ等しいので、有機膜２
０４に対するドライエッチング工程により、第１のレジ
ストパターン２０６及び第２のレジストパターン２０８
は除去される。
【００５７】次に、パターン化された有機膜２０４Ａを
マスクとして有機含有シリコン酸化膜２０３に対してド
ライエッチングを行なって、図５（ｂ）に示すように、
コンタクトホール２０９を有するパターン化された有機
含有シリコン酸化膜２０３Ａを形成する。このドライエ
ッチング工程は、有機含有シリコン酸化膜２０３に対す
るエッチングレートがパターン化された有機膜２０４Ａ
に対するエッチングレートよりも大きくなるようなエッ
チング条件を選択することにより、パターン化された有
機膜２０４Ａがエッチングされる事態を防止する。
【００５８】次に、マスクパターン２０７をマスクとし
てパターン化された有機膜２０４Ａに対してドライエッ
チングを行なって、図５（ｃ）に示すように、パターン
化された有機膜２０４Ａに配線溝２１０を形成する。
【００５９】次に、パターン化された有機含有シリコン
酸化膜２０３Ａをマスクとしてシリコン窒化膜２０２に
対してドライエッチングを行なって、図６（ａ）に示す
ように、パターン化されたシリコン窒化膜２０２Ａを形
成すると共に、第１の金属配線２０１をコンタクトホー
ル２０９に露出させる。
【００６０】次に、図６（ｂ）に示すように、コンタク
トホール２０９及び配線溝２１０が埋まるように全面に
亘って金属膜２１１を堆積する。金属膜２１１の組成は
特に限定されず、銅、アルミニウム、金、銀、ニッケ
ル、コバルト、タングステン又はこれらの合金等を用い
ることができると共に、金属膜２１１の堆積方法も特に
限定されず、メッキ法、ＣＶＤ法又はスパッタ法等を用
いることができる。
【００６１】次に、図６（ｃ）に示すように、パターン
化された有機膜２０４Ａの上に堆積されている金属膜２
１１及びマスクパターン２０７を例えばＣＭＰ法により
除去して、金属膜２１１からなる第２の金属配線２１２
及び第１の金属配線２０１と第２の金属配線２１２とを
接続するコンタクト２１３を形成する。
【００６２】尚、第２の金属配線２１２の上に、前述し
た工程と同様の工程を行なうことにより、多層配線構造
を形成することができる。
【００６３】第２の実施形態によると、第１の実施形態
と同様、有機含有シリコン酸化膜２０３は、フェニルト
リメトキシシランを主原料とする反応性ガスを用いるＣ
ＶＤ法により形成されたＰＴＭＳ膜であるため、シリコ
ン酸化物中にシリコン原子と結合したフェニル基（有機
基）が取り込まれた構造を有している。従って、従来の
ＣＶＤ酸化膜と同程度に良好な加工性及びＨＳＱ膜と同
程度に低い比誘電率を有していると共に、有機膜、酸化
膜及び金属膜に対する高い密着性を有している。
【００６４】また、有機膜２０４に対するドライエッチ
ング工程により、第１のレジストパターン２０６及び第
２のレジストパターン２０８を除去することができるた
め、第１のレジストパターン２０６及び第２のレジスト
パターン２０８を酸素プラズマによりアッシングして除
去する工程が不要になるので、レジストパターンをアッ
シングにより除去する際に有機膜２０４が損傷してしま
う事態を回避することができる。従って、層間絶縁膜と
して比誘電率が低い有機膜を用いるにも拘わらず、通常
のレジストプロセスを採用することが可能になる。
【００６５】また、パターン化された有機膜２０４Ａを
マスクとして有機含有シリコン酸化膜２０３に対してド
ライエッチングを行なって、有機含有シリコン酸化膜２
０３にコンタクトホール２０９を形成した後、マスクパ
ターン２０７をマスクとしてパターン化された有機膜２
０４Ａに対してドライエッチングを行なって、パターン
化された有機膜２０４Ａに配線溝２１０を形成するた
め、つまり、コンタクトホール２０９が形成される絶縁
膜と配線溝２１０が形成される絶縁膜とを異なる組成に
より形成すると共に、異なるドライエッチング工程でコ
ンタクトホール２０９及び配線溝２１０を別々に形成す
るため、配線溝２１０の深さは有機膜２０４の膜厚と一
致するので、配線溝２１０の深さを自己整合的に規定す
ることができる。
【００６６】以下、第２のレジストパターン２０８が第
１のレジストパターン２０６に対して位置ずれを起こし
た場合の問題点及びその場合の解決策について説明す
る。
【００６７】まず、第２のレジストパターン２０８が位
置ずれを起こした場合の問題点について、図７（ａ）〜
（ｃ）、図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）を
参照しながら説明する。
【００６８】第２の実施形態と同様、図７（ａ）に示す
ように、半導体基板２００上に形成された第１の金属配
線２０１の上に例えば５０ｎｍの膜厚を有するシリコン
窒化膜２０２を形成した後、該シリコン窒化膜２０２の
上に、例えば１μｍの膜厚を有すると共にシリコン酸化
物中に有機成分を含有する有機含有シリコン酸化膜２０
３を堆積する。
【００６９】次に、有機含有シリコン酸化膜２０３の上
に、有機成分を主成分とする例えば４００ｎｍの膜厚を
有する有機膜２０４を堆積した後、該有機膜２０４の上
に例えば５０ｎｍの膜厚を有する窒化チタン膜２０５を
堆積する。
【００７０】次に、図７（ｂ）に示すように、窒化チタ
ン膜２０５の上に、配線用開口部を有する第１のレジス
トパターン２０６を形成した後、該第１のレジストパタ
ーン２０６をマスクとして窒化チタン膜２０５に対して
ドライエッチングを行なって、図７（ｃ）に示すよう
に、窒化チタン膜２０５からなるマスクパターン２０７
を形成する。
【００７１】次に、図８（ａ）に示すように、第１のレ
ジストパターン２０６を除去することなく、有機膜２０
４の上に、コンタクトホール形成用開口部を有する第２
のレジストパターン２０８を形成する。この場合、図８
（ａ）と図４（ｃ）との対比から分かるように、第２の
レジストパターン２０８は第１のレジストパターン２０
６に対して位置ずれを起こしている。
【００７２】次に、有機膜２０４に対してドライエッチ
ングを行なって、図８（ｂ）に示すように、コンタクト
ホール形成用開口部を有するパターン化された有機膜２
０４Ａを形成する。第２の実施形態と同様、有機膜２０
４と、第１のレジストパターン２０６及び第２のレジス
トパターン２０８とは共に有機成分を主成分としている
ため、有機膜２０４に対するドライエッチング工程によ
り、第１のレジストパターン２０６及び第２のレジスト
パターン２０８は除去される。
【００７３】次に、パターン化された有機膜２０４Ａを
マスクとして有機含有シリコン酸化膜２０３に対してド
ライエッチングを行なって、図８（ｃ）に示すように、
コンタクトホール２０９を有するパターン化された有機
含有シリコン酸化膜２０３Ａを形成する。この場合、第
２のレジストパターン２０８が第１のレジストパターン
２０６に対して位置ずれを起こしているため、コンタク
トホール２０９の径は小さい。
【００７４】次に、マスクパターン２０７をマスクとし
てパターン化された有機膜２０４Ａに対してドライエッ
チングを行なって、図９（ａ）に示すように、パターン
化された有機膜２０４Ａに配線溝２１０を形成した後、
パターン化された有機含有シリコン酸化膜２０３Ａをマ
スクとしてシリコン窒化膜２０２に対してドライエッチ
ングを行なって、図９（ｂ）に示すように、パターン化
されたシリコン窒化膜２０２Ａを形成すると共に、第１
の金属配線２０１をコンタクトホール２０９に露出させ
る。
【００７５】次に、コンタクトホール２０９及び配線溝
２１０が埋まるように全面に亘って金属膜を堆積した
後、パターン化された有機膜２０４Ａの上に堆積されて
いる金属膜及びマスクパターン２０７を例えばＣＭＰ法
により除去する。このようにすると、図９（ｃ）に示す
ように、金属膜２１１からなる第２の金属配線２１２は
形成されるが、コンタクトホール２０９の径が小さいた
め該コンタクトホール２０９には金属膜が完全には充填
されないので、第１の金属配線２０１と第２の金属配線
２１２とは接続されず、不良が発生する。
【００７６】以下、第２のレジストパターン２０８が位
置ずれを起こした場合の解決策について、図１０（ａ）
〜（ｃ）及び図１１（ａ）〜（ｃ）を参照しながら説明
する。
【００７７】まず、図７（ａ）〜（ｃ）及び図８（ａ）
に基づいて説明した前述の工程と同様の工程によって、
コンタクトホール形成用開口部を有する第２のレジスト
パターン２０８を形成するが、この場合にも、第２のレ
ジストパターン２０８は第１のレジストパターン２０６
に対して位置ずれを起こしている（図８（ａ）を参
照）。
【００７８】そこで、図１０（ａ）に示すように、第２
のレジストパターン２０８をマスクとして第１のレジス
トパターン２０６及びマスクパターン２０７に対してド
ライエッチングを行なって、第１のレジストパターン２
０６における第２のレジストパターン２０８と重なって
いない領域を除去すると共に、マスクパターン２０７の
開口部を配線溝形成用開口部とコンタクトホール形成用
開口部とを含む大きさに拡大する。これによって、第２
のレジストパターン２０８のコンタクトホール形成用開
口部は、第１のレジストパターン２０６及びマスクパタ
ーン２０７に転写される。
【００７９】次に、有機膜２０４に対してドライエッチ
ングを行なって、図１０（ｂ）に示すように、コンタク
トホール形成用開口部を有するパターン化された有機膜
２０４Ａを形成する。この場合にも、有機膜２０４と、
第１のレジストパターン２０６及び第２のレジストパタ
ーン２０８とは共に有機成分を主成分としているため、
有機膜２０４に対するドライエッチング工程により、第
１のレジストパターン２０６及び第２のレジストパター
ン２０８は除去される。
【００８０】次に、パターン化された有機膜２０４Ａを
マスクとして有機含有シリコン酸化膜２０３に対してド
ライエッチングを行なって、図１０（ｃ）に示すよう
に、コンタクトホール２０９を有するパターン化された
有機含有シリコン酸化膜２０３Ａを形成する。この場
合、第２のレジストパターン２０８が第１のレジストパ
ターン２０６に対して位置ずれを起こしているが、前述
したように、第２のレジストパターン２０８のコンタク
トホール形成用開口部を第１のレジストパターン２０６
及びマスクパターン２０７に転写しているので、コンタ
クトホール２０９の径は所定の大きさを有している。
【００８１】次に、マスクパターン２０７をマスクとし
てパターン化された有機膜２０４Ａに対してドライエッ
チングを行なって、図１１（ａ）に示すように、パター
ン化された有機膜２０４Ａに配線溝２１０を形成した
後、パターン化された有機含有シリコン酸化膜２０３Ａ
をマスクとしてシリコン窒化膜２０２に対してドライエ
ッチングを行なって、図１１（ｂ）に示すように、パタ
ーン化されたシリコン窒化膜２０２Ａを形成すると共
に、第１の金属配線２０１をコンタクトホール２０９に
露出させる。
【００８２】次に、コンタクトホール２０９及び配線溝
２１０が埋まるように全面に亘って金属膜を堆積した
後、パターン化された有機膜２０４Ａの上に堆積されて
いる金属膜及びマスクパターン２０７を例えばＣＭＰ法
により除去する。このようにすると、図１１（ｃ）に示
すように、金属膜からなる第２の金属配線２１２及び、
第１の金属配線２１２と接続されたコンタクト２１３が
形成される。
【００８３】（第３の実施形態）以下、本発明の第３の
実施形態に係る配線構造体及びその形成方法について図
１２（ａ）〜（ｃ）及び図１３（ａ）〜（ｃ）を参照し
ながら説明する。
【００８４】まず、半導体基板３００の上に金属膜を堆
積した後、該金属膜を選択的にドライエッチングしてパ
ターニングすることにより第１の金属配線３０１を形成
する。その後、第１の金属配線３０１の上に、該第１の
金属配線３０１を覆い且つ第１の金属配線３０１同士の
間に凹状溝が残存するように、例えば２０ｎｍの膜厚を
有すると共にシリコン酸化物中に有機成分を含有する第
１の有機含有シリコン酸化膜３０２（第１の絶縁膜）を
堆積する。第１の有機含有シリコン酸化膜３０２の堆積
方法については、特に限定されないが、例えばフェニル
トリメトキシランを主原料とする反応性ガスを用いるＣ
ＶＤ法が挙げられる。
【００８５】次に、第１の有機含有シリコン酸化膜３０
２の上に、該第１の有機含有シリコン酸化膜３０２に形
成されている凹状溝を埋めるように、例えば６００ｎｍ
の膜厚を有する低誘電率絶縁膜３０３（第２の絶縁膜）
を堆積する。低誘電率絶縁膜３０３としては、ＨＳＱ膜
等のようにシリコン酸化膜を主成分とするＳＯＧ膜、又
は有機成分を主成分とする有機膜等が挙げられる。
【００８６】第１の有機含有シリコン酸化膜３０２は、
金属配線、ＳＯＧ膜及び有機膜に対する密着性が高い。
その理由は、有機含有シリコン酸化膜３０２は、有機基
とシリコン酸素結合（シロキサン骨格）とを同時に含有
しており、シリコン酸素結合がＳＯＧ膜及び金属配線と
の密着性を高めると共に、有機基が有機膜との密着性を
高めるためである。
【００８７】次に、図１２（ｂ）に示すように、低誘電
率絶縁膜３０３の上に、例えば８００ｎｍの膜厚を有す
る第２の有機含有シリコン酸化膜３０４（第３の絶縁
膜）を堆積する。第２の有機含有シリコン酸化膜３０４
の堆積方法については、特に限定されないが、例えばフ
ェニルトリメトキシランを主原料とする反応性ガスを用
いるＣＶＤ法が挙げられる。また、低誘電率絶縁膜３０
３の上に堆積する第３の絶縁膜としては、第２の有機含
有シリコン酸化膜３０４に代えて、通常のシリコン酸化
膜又はフッ素添加酸化膜等を用いることができる。
【００８８】次に、図１２（ｃ）に示すように、第２の
有機含有シリコン酸化膜３０４をＣＭＰ法等により平坦
化した後、図１３（ａ）に示すように、第２の有機含有
シリコン酸化膜３０４の上に、リソグラフィ工程により
コンタクトホール形成用開口部を有するレジストパター
ン３０５を形成する。その後、レジストパターン３０５
をマスクとして、第２の有機含有シリコン酸化膜３０
４、低誘電率絶縁膜３０３及び第１の有機含有シリコン
酸化膜３０２をドライエッチングして、第１の金属配線
３０１が露出するようにコンタクトホール３０６を形成
する。
【００８９】次に、図１３（ｂ）に示すように、レジス
トパターン３０５を、アフターグローによる酸素プラズ
マ、水プラズマ又は異方性酸素プラズマリアクティブエ
ッチング等により除去した後、第２の有機含有シリコン
酸化膜３０４の上に、コンタクトホール３０６が充填さ
れるように金属膜を堆積し、その後、該金属膜における
第２の有機含有シリコン酸化膜３０４の上に露出してい
る部分を例えばＣＭＰ法により除去して、図１３（ｃ）
に示すように、金属膜からなるコンタクト３０７を形成
する。金属膜の組成は特に限定されず、銅、アルミニウ
ム、金、銀、ニッケル、コバルト、タングステン又はこ
れらの合金等を用いることができると共に、金属膜の堆
積方法も特に限定されず、メッキ法、ＣＶＤ法又はスパ
ッタ法等を用いることができる。
【００９０】次に、図示は省略したが、第２の有機含有
シリコン酸化膜３０４の上に、第１の金属配線３０１と
同様の方法により、第２の金属配線を形成すると、多層
配線構造体を形成することができる。
【００９１】尚、第３の実施形態においては、低誘電率
絶縁膜３０３の上に第２の有機含有シリコン酸化膜３０
４を堆積した後、第２の有機含有シリコン酸化膜３０４
を平坦化したが、これに代えて、低誘電率絶縁膜３０３
を平坦化した後、該低誘電率絶縁膜３０３の上に第２の
有機含有シリコン酸化膜３０４を堆積してもよい。この
ようにする場合、平坦化された低誘電率絶縁膜３０３の
上面が、第１の金属配線３０１又は第１の有機含有シリ
コン酸化膜３０２の上面とほぼ一致することが好まし
い。
【００９２】第３の実施形態によると、第１の金属配線
３０１を覆うように第１の有機含有シリコン酸化膜３０
２を堆積した後、該第１の有機含有シリコン酸化膜３０
２に形成されている凹状溝を埋めるように低誘電率絶縁
膜３０３を堆積するため、すなわち、ＨＳＱ膜等のＳＯ
Ｇ膜又は有機膜等のように金属配線との密着性が低い低
誘電率絶縁膜３０３と第１の金属配線３０１との間に、
金属配線、ＳＯＧ膜及び有機膜に対する密着性が高いと
共に比誘電率が低い第１の有機含有シリコン酸化膜３０
２（比誘電率は３．２以下である。）を介在させたた
め、低誘電率絶縁膜３０３と第１の金属配線３０１との
間に比誘電率の高い密着層を介在させる必要がなくな
る。
【００９３】また、レジストパターン３０５は第２の有
機含有シリコン酸化膜３０４の上に形成されているた
め、レジストパターン３０５に対するアッシングレート
と第２の有機含有シリコン酸化膜３０４に対するエッチ
ングレートとが異なるので、レジストパターン３０５を
アッシングにより除去する際に第２の有機含有シリコン
３０４は損傷しない。
【００９４】以上説明したように、第３の実施形態によ
ると、第１の金属配線３０１と接する第１の絶縁膜とし
ては、第１の金属配線３０１との密着性の向上と比誘電
率の低減との両立を図ることができる第１の有機含有シ
リコン酸化膜３０２を用い、第１の金属配線３０１同士
の間に介在する第２の絶縁膜としては、比誘電率が低い
低誘電率絶縁膜３０３を用い、図示しない第２の金属配
線と接する第３の絶縁膜としては、第２の金属配線との
密着性の向上と比誘電率の低減との両立を図ることがで
きる第２の有機含有シリコン酸化膜３０４を用いるの
で、配線間の実効容量の低減を図りつつ、接続抵抗の増
加を抑制できると共に層間絶縁膜と金属配線との剥がれ
を防止できる信頼性の高い配線構造体の形成が可能にな
る。
【００９５】
【発明の効果】第１の配線構造体によると、層間絶縁膜
が、従来のＣＶＤ酸化膜と同程度に良好な加工性及びＨ
ＳＱ膜と同程度に低い比誘電率を有していると共に、有
機膜、酸化膜及び金属膜に対する密着性に優れているた
め、従来の半導体製造プロセスを変更することなく、半
導体集積回路の高集積化を容易に図ることができるの
で、高速動作性及び低消費電流性を有する高性能な半導
体集積回路装置を実現することが可能になる。
【００９６】第２の配線構造体によると、有機成分を主
成分とする第２の絶縁膜に対してレジストパターンをマ
スクとしてエッチングを行なって配線溝を形成する際
に、有機含有シリコン酸化膜を主成分とする比誘電率の
低い第１の絶縁膜がエッチングストッパーの役割を果た
すため、第２の絶縁膜の下にエッチングストッパーとし
て比誘電率の高いＣＶＤ酸化膜を形成する必要がないの
で、層間絶縁膜の比誘電率を低減することができる。
【００９７】第２の配線構造体において、有機含有シリ
コン酸化物が、シリコン酸化物中にシリコン原子と結合
したフェニル基が取り込まれた構造を有していると、第
１の絶縁膜の比誘電率を一層低減することができると共
に、第１の絶縁膜と下層の金属配線との密着性を向上さ
せることができる。
【００９８】第３の配線構造体によると、金属配線と第
２の絶縁膜との間に、金属配線との密着性の高い有機含
有シリコン酸化物を主成分とする第１の絶縁膜が介在し
ているため、金属配線と第２の絶縁膜との間に比誘電率
の高い密着層を介在させる必要がないと共に、比誘電率
の低い第２の絶縁膜が金属配線同士の間の凹状溝を埋め
るように形成されているため、金属配線同士の間には比
誘電率の低い第２の絶縁膜が介在しているので、層間絶
縁膜の比誘電率を大きく低減することが可能になる。
【００９９】第１の配線構造体の形成方法によると、フ
ェニルトリメトキシシランを含む反応性ガスを用いるＣ
ＶＤ法により有機含有シリコン酸化膜を形成するため、
下層の金属配線と上層の金属配線との間に、従来のＣＶ
Ｄ酸化膜と同程度に良好な加工性及びＨＳＱ膜と同程度
に低い比誘電率を有していると共に、有機膜、酸化膜及
び金属膜に対する高い密着性を有する層間絶縁膜を確実
に形成することができる。
【０１００】第２の配線構造体の形成方法によると、有
機成分を主成分とする第２の絶縁膜に対して選択的にエ
ッチングを行なって配線溝を形成する工程において、有
機含有シリコン酸化物を主成分とする第１の絶縁膜がエ
ッチングストッパーの役割を果たすため、第２の絶縁膜
の下にエッチングストッパーとしての比誘電率の高いＣ
ＶＤ酸化膜を形成する必要がないので、比誘電率の低い
層間絶縁膜を形成することができる。
【０１０１】第２の配線構造体の形成方法において、有
機含有シリコン酸化物がシリコン酸化物中にシリコン原
子と結合したフェニル基が取り込まれた構造を有してい
ると、第１の絶縁膜の比誘電率を一層低減することがで
きると共に、第１の絶縁膜と下層の金属配線との密着性
を向上させることができる。
【０１０２】第３の配線構造体の形成方法によると、金
属配線と第２の絶縁膜との間に比誘電率の高い密着層を
介在させる必要がないと共に、金属配線同士の間には比
誘電率の低い第２の絶縁膜が介在しているので、層間絶
縁膜の比誘電率を大きく低減することが可能になる。
【０１０３】第３の配線構造体の形成方法において、第
２の絶縁膜が有機成分を主成分とし、第３の絶縁膜が有
機含有シリコン酸化物を主成分とすると、有機成分を主
成分とする第２の絶縁膜の上に有機含有シリコン酸化物
を主成分とする第３の絶縁膜が形成されているため、レ
ジストパターンをプラズマを用いるアッシングにより除
去する工程において、第２の絶縁膜がプラズマにより損
傷する事態を防止できる。
【０１０４】この場合、有機含有シリコン酸化物がシリ
コン酸化物中にシリコン原子と結合したフェニル基が取
り込まれた構造を有していると、第３の絶縁膜の比誘電
率を一層低減することができると共に、第３の絶縁膜と
該第３の絶縁膜の上に形成される金属配線との密着性を
向上させることができる。
【０１０５】第４の配線構造体の形成方法によると、第
２の絶縁膜に対してマスクパターンをマスクとしてエッ
チングを行なって配線溝を形成する際に第１の絶縁膜が
エッチングストッパーになるため、配線溝の深さを第２
の絶縁膜の厚さと自己整合的に一致させることができ
る。また、第２の絶縁膜が有機成分を主成分とするた
め、第２の絶縁膜に対して選択的にエッチングを行なっ
て該第２の絶縁膜にコンタクトホール形成用開口部を形
成する際に第１及び第２のレジストパターンが除去さ
れ、第１及び第２のレジストパターンをアッシングによ
り除去する工程が不要になるので、有機成分を主成分と
する第２の絶縁膜がアッシング工程において損傷する事
態を防止することができる。
【０１０６】第４の配線構造体の形成方法において、第
１の絶縁膜が有機含有シリコン酸化物を主成分とする
と、金属配線と第２の絶縁膜との間に比誘電率の高い密
着層を介在させる必要がないので、層間絶縁膜の比誘電
率を低減することができる。
【０１０７】この場合、有機含有シリコン酸化物がシリ
コン酸化物中にシリコン原子と結合したフェニル基が取
り込まれた構造を有していると、第１の絶縁膜の比誘電
率を一層低減することができると共に、金属配線と第３
の絶縁膜との密着性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法において、第２のレジストパタ
ーンが位置ずれを起こした場合の問題点を説明する断面
図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法において、第２のレジストパタ
ーンが位置ずれを起こした場合の問題点を説明する断面
図である。
【図９】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る配線構造体の形成方法において、第２のレジストパタ
ーンが位置ずれを起こした場合の問題点を説明する断面
図である。
【図１０】（ａ）〜（ｃ）は本発明の第２の実施形態に
係る配線構造体の形成方法において、第２のレジストパ
ターンが位置ずれを起こした場合の解決策を説明する断
面図である。
【図１１】（ａ）〜（ｃ）は本発明の第２の実施形態に
係る配線構造体の形成方法において、第２のレジストパ
ターンが位置ずれを起こした場合の解決策を説明する断
面図である。
【図１２】（ａ）〜（ｃ）は本発明の第３の実施形態に
係る配線構造体の形成方法の各工程を示す断面図であ
る。
【図１３】（ａ）〜（ｃ）は本発明の第３の実施形態に
係る配線構造体の形成方法の各工程を示す断面図であ
る。
【符号の説明】
１００ 半導体基板 １０１ 第１の金属配線 １０２ 第１のシリコン窒化膜 １０３ 第１の有機含有シリコン酸化膜 １０４ 第２のシリコン窒化膜 １０５ 第２の有機含有シリコン酸化膜 １０６ 第１のレジストパターン １０７ コンタクトホール １０８ 第２のレジストパターン １０９ 配線溝 １１０ 金属膜 １１１ 第２の金属膜 １１２ コンタクト ２００ 半導体基板 ２０１ 第１の金属配線 ２０２ シリコン窒化膜 ２０２Ａ パターン化されたシリコン窒化膜 ２０３ 有機含有シリコン酸化膜 ２０３Ａ パターン化された有機含有シリコン酸化膜 ２０４ 有機膜 ２０４Ａ パターン化された有機膜 ２０５ 窒化チタン膜 ２０６ 第１のレジストパターン ２０７ マスクパターン ２０８ 第２のレジストパターン ２０９ コンタクトホール ２１０ 配線溝 ２１１ 金属膜 ２１２ 第２の金属配線 ２１３ コンタクト ３００ 半導体基板 ３０１ 第１の金属配線 ３０２ 第１の有機含有シリコン酸化膜 ３０３ 低誘電率絶縁膜 ３０４ 第２の有機含有シリコン酸化膜 ３０５ レジストパターン ３０６ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−349951（ＪＰ，Ａ) 特開 平６−283519（ＪＰ，Ａ) 特開 平５−182966（ＪＰ，Ａ) 特開 平10−41385（ＪＰ，Ａ) 特開 平８−162528（ＪＰ，Ａ) 特開 平６−89896（ＪＰ，Ａ) 特開 平６−283508（ＪＰ，Ａ) 特開 平２−102534（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 - 21/318 H01L 21/3205 - 21/3213 H01L 21/47 - 21/475 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 下層の金属配線の上に第１の絶縁膜を形
    成する工程と、 前記第１の絶縁膜の上に、前記第１の絶縁膜と組成が異
    なり且つ有機成分を主成分とする第２の絶縁膜を形成す
    る工程と、 前記第２の絶縁膜の上に導電性膜を形成する工程と、 前記導電性膜の上に、配線形成用開口部を有する第１の
    レジストパターンを形成する工程と、 前記導電性膜に対して前記第１のレジストパターンをマ
    スクとしてエッチングを行なって、前記導電性膜からな
    り配線形成用開口部を有するマスクパターンを形成する
    工程と、 前記第１のレジストパターンの上に、コンタクトホール
    形成用開口部を有する第２のレジストパターンを形成す
    る工程と、 前記第２の絶縁膜に対して選択的にエッチングを行なう
    ことにより、前記第２の絶縁膜を該第２の絶縁膜にコン
    タクトホール形成用開口部が形成されるようにパターン
    化する共に前記第１及び第２のレジストパターンを除去
    する工程と、 前記第１の絶縁膜に対して前記パターン化された第２の
    絶縁膜をマスクとしてエッチングを行なうことにより、
    前記第１の絶縁膜に前記下層の金属配線を露出させるコ
    ンタクトホールを形成する工程と、 前記第２の絶縁膜に対して、前記マスクパターンをマス
    クとしてエッチングを行なうことにより、前記第２の絶
    縁膜に配線溝を形成する工程と、 前記配線溝及びコンタクトホールに金属膜を充填するこ
    とにより、上層の金属配線及び前記下層の金属配線と前
    記上層の金属配線とを接続するコンタクトを形成する工
    程とを備えていることを特徴とする配線構造体の形成方
    法。
  2. 【請求項２】 前記第１の絶縁膜は、シリコン酸化物中
    に有機成分を含有する有機含有シリコン酸化物を主成分
    とすることを特徴とする請求項１に記載の配線構造体の
    形成方法。
JP04481498A 1998-02-26 1998-02-26 配線構造体の形成方法 Expired - Fee Related JP3305251B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04481498A JP3305251B2 (ja) 1998-02-26 1998-02-26 配線構造体の形成方法
US09/256,211 US6242339B1 (en) 1998-02-26 1999-02-24 Interconnect structure and method for forming the same
US09/670,697 US6333257B1 (en) 1998-02-26 2000-09-28 Interconnection structure and method for forming the same
US09/845,325 US6710451B2 (en) 1998-02-26 2001-05-01 Interconnect structure and method for forming the same
US10/428,841 USRE38753E1 (en) 1998-02-26 2003-05-05 Interconnect structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04481498A JP3305251B2 (ja) 1998-02-26 1998-02-26 配線構造体の形成方法

Publications (2)

Publication Number Publication Date
JPH11243147A JPH11243147A (ja) 1999-09-07
JP3305251B2 true JP3305251B2 (ja) 2002-07-22

Family

ID=12701910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04481498A Expired - Fee Related JP3305251B2 (ja) 1998-02-26 1998-02-26 配線構造体の形成方法

Country Status (2)

Country Link
US (4) US6242339B1 (ja)
JP (1) JP3305251B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US20020076917A1 (en) 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
JP2001189434A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置とその製造方法
KR100439111B1 (ko) * 1999-12-30 2004-07-05 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
US6573196B1 (en) * 2000-08-12 2003-06-03 Applied Materials Inc. Method of depositing organosilicate layers
US6451683B1 (en) 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making
TW544855B (en) 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6759327B2 (en) 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6699784B2 (en) 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7022619B2 (en) 2002-03-27 2006-04-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating electronic device
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
JP2006526672A (ja) * 2003-04-11 2006-11-24 シレクス オサケユキチュア 低ｋ誘電体形成用有機シルセスキオキサン重合体
WO2004090936A2 (en) * 2003-04-11 2004-10-21 Silecs Oy Low-k dielectric material
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US8414790B2 (en) * 2008-11-13 2013-04-09 Lam Research Corporation Bevel plasma treatment to enhance wet edge clean
KR101934093B1 (ko) * 2012-08-29 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8975146B2 (en) * 2013-05-01 2015-03-10 International Business Machines Corporation Trench isolation structures and methods for bipolar junction transistors
CN113549235B (zh) * 2021-08-06 2023-07-21 四川轻化工大学 一种低介电常数聚酰亚胺薄膜的制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160020A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 平坦化方法
US5643838A (en) * 1988-03-31 1997-07-01 Lucent Technologies Inc. Low temperature deposition of silicon oxides for device fabrication
US5030699A (en) * 1988-06-07 1991-07-09 Showa Denko K.K. Ladder silicone oligomer composition
JPH02156538A (ja) * 1988-12-08 1990-06-15 Nec Corp 半導体装置の製造方法
US5081202A (en) * 1989-11-17 1992-01-14 Mitsubishi Denki Kabushiki Kaisha High purity phenyl silicone ladder polymer and method for producing the same
JPH05182966A (ja) 1991-12-27 1993-07-23 Sony Corp 多層配線形成方法
JPH0689896A (ja) 1992-09-09 1994-03-29 Fujitsu Ltd 半導体装置の製造方法
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JPH06283519A (ja) 1993-03-26 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
JPH06349951A (ja) 1993-06-11 1994-12-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08162528A (ja) 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3000935B2 (ja) 1996-07-19 2000-01-17 日本電気株式会社 半導体装置の製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP3916284B2 (ja) * 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US5932487A (en) * 1998-03-12 1999-08-03 Worldwide Semiconductor Manufacturing Corporation Method for forming a planar intermetal dielectric layer
US6218317B1 (en) * 1999-04-19 2001-04-17 National Semiconductor Corp. Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration

Also Published As

Publication number Publication date
US6710451B2 (en) 2004-03-23
USRE38753E1 (en) 2005-07-05
US6242339B1 (en) 2001-06-05
US6333257B1 (en) 2001-12-25
US20010026019A1 (en) 2001-10-04
JPH11243147A (ja) 1999-09-07

Similar Documents

Publication Publication Date Title
JP3305251B2 (ja) 配線構造体の形成方法
US6197696B1 (en) Method for forming interconnection structure
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP3390329B2 (ja) 半導体装置およびその製造方法
EP1029344B1 (en) Method of forming hsq layers and borderless vias with hsq gap filled patterned metal layers
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001338978A (ja) 半導体装置及びその製造方法
JP3062491B2 (ja) 配線構造体の形成方法
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
US6821896B1 (en) Method to eliminate via poison effect
EP0507881A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
JP2001176965A (ja) 半導体装置及びその製造方法
JP2001007202A (ja) 半導体装置の製造方法
JP2003124309A (ja) 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法
JPH10172969A (ja) 半導体装置の製造方法
JP2003068851A (ja) 半導体装置及びその製造方法
JP3078811B1 (ja) 配線構造体の形成方法
JP3078812B1 (ja) 配線構造体の形成方法
JP3212929B2 (ja) 半導体装置の製造方法
US7199038B2 (en) Method for fabricating semiconductor device
JP2007067324A (ja) 半導体装置の製造方法
JP2000077413A (ja) 半導体装置およびその製造方法
JP2000100818A (ja) 半導体装置およびその製造方法
JPH10173051A (ja) 配線形成方法
JP2002118169A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees