JP2001338978A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001338978A
JP2001338978A JP2000159545A JP2000159545A JP2001338978A JP 2001338978 A JP2001338978 A JP 2001338978A JP 2000159545 A JP2000159545 A JP 2000159545A JP 2000159545 A JP2000159545 A JP 2000159545A JP 2001338978 A JP2001338978 A JP 2001338978A
Authority
JP
Japan
Prior art keywords
film
methylsiloxane
forming
semiconductor device
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000159545A
Other languages
English (en)
Other versions
JP2001338978A5 (ja
Inventor
Kenji Furusawa
健志 古澤
Kosei Kumihashi
孝生 組橋
Shuntaro Machida
俊太郎 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000159545A priority Critical patent/JP2001338978A/ja
Priority to TW090109065A priority patent/TW494494B/zh
Priority to KR1020010023310A priority patent/KR100780986B1/ko
Priority to US09/863,348 priority patent/US6479380B2/en
Publication of JP2001338978A publication Critical patent/JP2001338978A/ja
Priority to US10/187,998 priority patent/US6599830B2/en
Publication of JP2001338978A5 publication Critical patent/JP2001338978A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】下層配線がエッチング保護膜に覆われている場
合でも、形状劣化による導通不良を起こすことなく、低
誘電率のメチルシロキサン系膜に高アスペクト比の溝や
孔を加工する。 【解決手段】メチルシロキサン系膜６の上層に酸化ケイ
素系膜７を形成した積層膜を形成し、ハードマスク８を
用いてこの積層膜を加工する。 【効果】エッチング保護膜５をエッチングする際には、
酸化ケイ素系膜７がメチルシロキサン系膜６のハードマ
スクとして作用し、メチルシロキサン系膜６に肩落ちが
転写するのを防ぐため、断線・短絡不良を起こすことな
く、多層配線の寄生容量を低減できる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、多層配線を備えた
半導体装置及びその製造方法、特に、低寄生容量の多層
配線を有し、数百ＭＨｚ以上の高速で動作する半導体集
積回路装置及びその製造方法に関する。 【０００２】 【従来の技術】数百ＭＨｚ以上の高速で動作する半導体
集積回路装置では、多層配線での寄生容量が信号遅延の
原因になっている。 【０００３】図１は、多層配線の平面模式図である。１
は半導体基板、４は下層配線、１４は層間接続、２４は
上層配線である。寄生容量の増大の主原因は、微細化・
高密度化のために隣接する下層配線間隔を縮小したこと
にある。通常、上下層の配線は直行する向きにレイアウ
トされるので、上下層の配線間では対抗面積が小さく、
隣接する下層配線間の寄生容量のほうが上下層の配線間
の寄生容量よりも信号遅延への影響が大である。このた
め隣接する下層配線間の絶縁膜材料（酸化ケイ素膜（比
誘電率ｋ〜４）や窒化珪素膜（ｋ〜７））、をより低誘
電率の絶縁膜材料に置き換えて隣接する下層配線間の寄
生容量を低減する検討が盛んに行われている。 【０００４】低誘電率膜（ｋ〜３程度以下）のひとつ
に、メチルシロキサン系膜がある。これは、Ｓｉ−ＣＨ
３結合とＳｉ−Ｏ−Ｓｉ結合を主成分とする膜である。
この他にＳｉ−Ｈ結合やＳｉ−Ｃ−Ｓｉ結合等を含む場
合もある。成膜法としては、メチルシロキサンを含むオ
リゴマー液（塗布ガラス、Spin-on Glass (ＳＯＧ)）を
回転塗布した後に焼成する方法と、Ｓｉ−ＣＨ３結合を
含むガスを酸化性ガス等と反応させる化学気相成長(Ｃ
ＶＤ)法の両者が検討されている。このメチルシロキサ
ン系膜の長所は、耐熱性が高く、多層配線工程での熱処
理（〜４５０℃）に対して安定な点である。 【０００５】しかしながら、メチルシロキサン系膜に高
圧酸素プラズマ処理を施すと、プラズマ中の酸素ラジカ
ルにより膜が変質して吸湿し、電気特性等の膜質が劣化
する。このため、レジストマスクを用いて加工し、高圧
酸素プラズマ処理でレジストマスクを除去する従来のパ
ターニング法が使えないことが問題であった。 【０００６】この問題を解決する第一の方法として、レ
ジスト除去に低圧酸素プラズマを用いる方法が、特願昭
６３−１５１１０２に開示されている。この方法によれ
ば、メチルシロキサン系膜の変質は抑制される。これ
は、低圧酸素プラズマ中の酸素イオンがメチルシロキサ
ン系膜表面を緻密な酸化ケイ素に変え、この表面層が酸
素ラジカルから膜内部を保護するためである。 【０００７】レジスト除去の際の変質を防止する第二の
方法として、レジストパタンをハードマスクに転写し、
レジストを予め除去しておいた上でメチルシロキサン系
膜を加工する方法が、特開平１１−８７５０２に開示さ
れている。 【０００８】図２〜図４は、この第二の方法の説明する
ための製造工程断面図である。まず、メチルシロキサン
系膜６の上に窒化珪素等のハードマスク材料８を形成
し、その上に酸化ケイ素系膜２７、さらにレジスト９を
形成し、リソグラフィによりレジストをパターニングす
る（図２）。このレジストマスク９を用いて酸化ケイ素
系膜２７を加工した後、レジスト９を除去する（図
３）。この際、メチルシロキサン系膜６はハードマスク
材料８に覆われているため、酸素プラズマに晒されず、
変質しない。酸化ケイ素系膜２７を用いてハードマスク
８を加工し、上層酸化ケイ素系膜２７を除去した後、ハ
ードマスク８を用いてメチルシロキサン系膜６を加工す
る（図４）。 【０００９】 【発明が解決しようとする課題】上記第一の方法では、
アスペクト比（深さ／直径、または深さ／溝幅）の大き
な孔や溝パタンを形成することができない。アスペクト
が大きくなるとパタン側面に入射するイオンの数が減る
ため、メチルシロキサン系膜に表面保護層が形成され
ず、変質するからである。実用上、この方法が有効なの
はアスペクト＜３の場合に限られる。 【００１０】上記第二の方法でメチルシロキサン系膜を
加工すると、図４に示すように、ハードマスク８の肩部
が斜めに削れてしまう。下層配線４が低抵抗の銅配線の
場合、さらに配線表面のエッチング保護膜５をエッチン
グする必要がある（図５）。エッチング保護膜５として
は窒化珪素系膜，炭化珪素系膜等が用いられる。この保
護膜５のエッチング条件では、ハードマスク８やメチル
シロキサン系膜６も保護膜４と同程度の速度でエッチン
グされる。このためハードマスク８の肩落ちがさらに顕
著になる（図６）。ハードマスク８が完全に消失した部
分があるとその下のメチルシロキサン系膜６がさらに肩
落ちする。さらに、この肩落ちは次のメタル成膜の前処
理（クリーニング）として行うアルゴンスパッタエッチ
の際、さらに拡大する（図７）。 【００１１】この肩落ちによる第１の問題点は、上記ア
ルゴンスパッタエッチの際、パタン底にかえって異物９
８が付着し、導通不良を起こすことである。肩落ち面の
エッチ速度が同じでも、最初から肩落ちしていた場合の
ほうが、飛散する絶縁膜の量が多いからである。 【００１２】また、この肩落ちによる第２の問題点は、
パタンに埋め込んだ金属１４同士が完全に分離せず、短
絡不良９９の原因となることである（図８）。 【００１３】本発明の目的は、下層配線がエッチング保
護膜に覆われている場合でも、肩落ちによる導通不良を
起こすことなく、低誘電率のメチルシロキサン系膜に高
アスペクト比の溝や孔を加工することが可能な半導体装
置及びその製造方法を提供することにある。 【００１４】 【課題を解決するための手段】本発明の半導体装置の製
造方法の実施態様によれば、層間接続のための孔或いは
配線のための溝を形成する層間絶縁膜をメチルシロキサ
ン系膜とこの膜上に異なる絶縁膜を積層したものとし、
かかる積層膜をハードマスクを用いて加工する。これに
より、レジストを用いてハードマスクに孔パターン或い
は溝パターンを転写した後にレジストを除去する際、メ
チルシロキサン系膜上は絶縁膜で覆われているので、メ
チルシロキサン系膜の変質を防止することができる。 【００１５】また、積層膜に孔或いは溝を形成する際、
絶縁膜がメチルシロキサン系膜とハードマスクの間に形
成されていることによって、ハードマスクの肩落ちがメ
チルシロキサン系膜に転写されるのを防ぐことができ、
上述の第１及び第２の問題点を解消することができる。
尚、この作用効果は、上記絶縁膜のエッチング速度をハ
ードマスクの１／３以下とすることによって、上記絶縁
膜がメチルシロキサン系膜に対するハードマスクとして
作用するので、より顕著なものとすることができる。こ
のような絶縁膜の材料例としては、酸化ケイ素系膜が配
線間の寄生容量の増加を抑える観点から有効である。 【００１６】さらに、層間接続のための孔と配線のため
の溝を一括して形成するデュアルダマシン法を用いる場
合には、メチルシロキサン系膜とこの膜と異なる絶縁膜
とハードマスクの積層膜上に同様の積層膜を形成した層
間絶縁膜に孔及び溝を一括形成する。この場合にも、絶
縁膜が、その下にあるメチルシロキサン系膜のレジスト
除去による変質を防止するとともに、その上のハードマ
スクの肩落ちのメチルシロキサン系膜への転写を防ぐ。
尚、上層のハードマスクに溝パターンを転写した後に下
層のハードマスクに孔パターンを転写するデュアルダマ
シン法の場合には、下層のハードマスクに孔パターンを
転写するのに用いたレジストの除去を低圧酸素プラズマ
処理により行うことにより、下層のハードマスク上に形
成されたメチルシロキサン系膜の変質を抑制することが
できる。 【００１７】また、層間絶縁膜の最下層にエッチング保
護膜を形成する場合には、このエッチング保護膜にも孔
を形成する際に同時に露出している部分のハードマスク
をも除去することにより、多層配線間の寄生容量を減少
させることが可能となる。 【００１８】本発明の半導体装置の実施態様によれば、
デュアルダマシン配線とが形成された層間絶縁膜を下か
ら第１メチルシロキサン系膜，第１絶縁膜，ハードマス
ク，第２メチルシロキサン系膜，第２絶縁膜が積層され
たものとすることにより、上述の製造方法を適用するこ
とができ、多層配線の導通不良や短絡不良等による製造
歩留り低下を防止することができるので、数百ＭＨｚ以
上の高速動作可能な半導体集積回路装置を低コストで提
供することができる。 【００１９】 【発明の実施の形態】＜実施例１＞図９〜図２０は、多
層配線形成にシングルダマシン法を適用した半導体装置
の本発明による実施例１の製造工程断面／平面図であ
る。 【００２０】まず、図９に示すように、素子を形成した
シリコン基板１に、第１の層間絶縁膜２を形成した後、
電極引出しの孔を開口し、ＣＶＤ法により窒化チタンを
埋め込み、化学機械研磨法により孔外部の金属を除去し
て引出し電極３を形成した。尚、図には、素子としてＭ
ＯＳトランジスタが示されている。 【００２１】次に、図１０に示すように、第２の層間絶
縁膜１２を形成した後、第１層配線用の溝を形成した。
平坦な酸化ケイ素膜のエッチング量に換算して２０ｎｍ
分のスパッタエッチを施した後に、窒化チタンと銅を薄
くスパッタで形成し、さらに銅めっきをすることにより
溝内を窒化チタンからなるバリヤメタル膜４ａと銅膜４
ｂの積層膜で埋めこみ、さらに化学機械研磨法により溝
外部の窒化チタンと銅を除去して第１層配線４ａ，４ｂ
を形成した。尚、この段階における平面図を、図１１に
示す。ここで、図１０は、図１１中のＡ−Ｂ間の断面図
である。この断面図と上面図の関係は、以下の説明でも
同様である。 【００２２】ついで、図１２に示すように、第１層配線
のエッチング保護膜５としてプラズマＣＶＤ法により窒
化ケイ素膜を５０ｎｍ形成した後、メチルシロキサン系
膜６として有機ＳＯＧ膜を３００ｎｍ塗布して窒素気流
中４２５℃で焼成し、さらにプラズマＣＶＤ法により酸
化ケイ素膜７を１００ｎｍ，ハードマスク８として窒化
ケイ素膜８を１００ｎｍ形成した。 【００２３】ついで、図１３に示すように、レジスト９
をマスクとして反応性ドライエッチングを行い、層間接
続孔パタンをレジスト９からハードマスク８に転写し
た。このエッチング工程では、図１４に示す平面図のよ
うに下層の有機ＳＯＧ膜６を露出させることなく、エッ
チングを酸化ケイ素膜７でとめる必要がある。尚、図１
３のように酸化ケイ素膜７の上面ジャストで止める必要
性はなく、多少酸化ケイ素膜がエッチングされても問題
ない。 【００２４】次に、図１５に示すように、ＩＣＰ型アッ
シャでレジスト９を除去した後、窒化ケイ素膜８をハー
ドマスクにして反応性ドライエッチングを行い、酸化ケ
イ素膜７と有機ＳＯＧ膜６をエッチングした。このエッ
チング工程での酸化ケイ素と有機ＳＯＧの窒化ケイ素に
対するエッチング選択比は１０であり、このエッチング
工程によりハードマスクの膜厚は６０ｎｍになった。 【００２５】ついで、図１６に示すように、孔内を洗浄
した後、保護膜５をエッチングにより除去し、第１層配
線４ａ，４ｂの上面を露出させた。この際、パタン上部
のハードマスク８の殆どが消失した。尚、第１層配線４
ａ，４ｂ上面が露出されればハードマスク８は残ってい
ても良いが、配線間の寄生容量を低減するためにはこの
エッチング工程で除去することが好ましい。 【００２６】さらに、図１７に示すように、平坦な酸化
ケイ素膜換算で２０ｎｍ分のスパッタエッチを施し、窒
化チタンと銅を薄くスパッタで形成した後に、銅めっき
をすることにより孔内を窒化チタンからなるバリヤメタ
ル膜４ａと銅膜４ｂの積層膜で埋めこみ、さらに化学機
械研磨法により孔外部の窒化チタンと銅を除去して層間
接続１４ａ，１４ｂを形成した。尚、この段階における
平面図を、図１８に示す。 【００２７】この後、図１９に示すように、前述の図１
２から図１８までと同様の工程を繰り返して第２層配線
２４ａ，２４ｂを形成した。尚、１５はエッチング保護
膜としての窒化ケイ素膜、１６はメチルシロキサン系膜
としての有機ＳＯＧ膜、１７は酸化ケイ素膜、２４ａは
バリアメタル膜としての窒化チタン、２４ｂは銅であ
る。また、この段階における平面図を、図２０に示す。
前述の図１２〜図１８の工程と異なる点は、有機ＳＯＧ
１６の膜厚が２００ｎｍと薄いことと、層間接続の孔パ
タンが第２層配線の溝パタンに変わったことの２点であ
る。 【００２８】以上のようにして形成した本実施例１の半
導体装置における多層配線の歩留まりを評価した結果、
０．２５ミクロン径の層間接続孔の導通歩留および配線
間隔０．２５ミクロンの隣接配線の絶縁歩留はともに９
５％以上であり、形状劣化による歩留まり低下はなかっ
た。 【００２９】さらに、本実施例１の図１２から図２０の
工程をさらに繰り返すことで３層配線を形成し、第２層
配線の隣接配線間容量を測定した。得られた隣接配線間
の実効誘電率は、３．３であった。 【００３０】上述の実施例では、ハードマスクとして、
窒化珪素膜を用いたが、これは主成分のほかにＳｉ−Ｈ
結合等を含んでいてもよい。また炭化珪素膜や、炭化珪
素膜の主成分のほかにＳｉ−Ｈ結合やＳｉ−ＣＨ３結合
等を含む膜でも同等である。 【００３１】また、上述の実施例ではメチルシロキサン
系膜として有機ＳＯＧを用いたが、これは、主成分のＳ
ｉ−ＣＨ３結合とＳｉ−Ｏ−Ｓｉ結合の他にＳｉ−Ｈ結
合やＳｉ−Ｃ−Ｓｉ結合等を含むものでもいいし、塗布
法ではなくＣＶＤ法で成膜したものでもいい。また、あ
らかじめ有機ポリマーを混ぜたオリゴマー溶液を塗布し
ておき、焼成の際に有機ポリマーを分解・除去してでき
る低密度有機ＳＯＧでもいい。 【００３２】尚、これらハードマスク、メチルシロキサ
ン系膜の材料に関しては、以下の実施例においても同様
である。 【００３３】実施例１において、層間接続１４ａ，１４
ｂおよび第二層配線２４ａ，２４ｂの成膜前のスパッタ
エッチ量（平坦な酸化ケイ素膜換算）をパラメータとし
て０．２５ミクロン径の層間接続孔の導通歩留を評価し
た結果を、図２１に示す。この図から分かるように、ス
パッタエッチ量１０ｎｍから４０ｎｍまで良好な歩留が
得られた。 【００３４】＜実施例２＞図２２〜図２７は、多層配線
形成にデュアルダマシン法を適用した半導体装置の本発
明による実施例２の製造工程断面／平面図である。尚、
本実施例でも図９から図１４までの工程は実施例１と同
様である。 【００３５】図１３の工程後、図２２に示すように、レ
ジスト９を除去し、メチルシロキサン系膜１６として第
２の有機ＳＯＧ膜を２００ｎｍ塗布して窒素気流中４２
５℃で焼成し、さらにプラズマＣＶＤ法により第２の酸
化ケイ素膜１７を１００ｎｍ，第２のハードマスク１８
として窒化ケイ素膜を１５０ｎｍ形成した。 【００３６】ついで、図２３に示すように、第２のレジ
スト１９をマスクとして反応性ドライエッチングを行
い、第２層配線パタンを第２のハードマスク１８に転写
した。このエッチング工程では、図２４に示す平面図の
ように下層の第２の有機ＳＯＧ膜１６を露出させること
なく、エッチングを第２の酸化ケイ素膜１７中でとめる
必要がある。尚、図２３のように第２の酸化ケイ素膜１
７の上面できっちりと止める必要はなく、第２の有機Ｓ
ＯＧ膜１６が露出しなければ、第２の酸化ケイ素膜がエ
ッチングされてもかまわない。 【００３７】次に、図２５に示すように、ＩＣＰ型アッ
シャで第２のレジスト１９を除去した後、第２の窒化ケ
イ素膜１８と第１の窒化ケイ素膜８をハードマスクにし
て反応性ドライエッチングを行い、第１，第２の酸化ケ
イ素膜７，１７と第１，第２の有機ＳＯＧ膜６，１６を
エッチングした。このエッチング工程での酸化ケイ素と
有機ＳＯＧの窒化ケイ素に対するエッチング選択比は１
０であり、このエッチング工程により第１，第２のハー
ドマスク８，１８の露出部の膜厚は６０ｎｍになった。
これにより、第１の有機ＳＯＧ膜６と第１の酸化ケイ素
膜７の積層膜中には層間接続のための孔が、また、第２
の有機ＳＯＧ膜１６と第２の酸化ケイ素膜１７の積層膜
中には第２層配線のための溝が、それぞれ形成される。 【００３８】ついで、図２６に示すように、孔及び溝内
を洗浄した後、保護膜５をエッチングした。この際、第
１，第２のハードマスク８，１８の露出部が殆ど消失し
た。尚、第１層配線４ａ，４ｂ上面の保護膜５が完全に
除去できれば、露出部のハードマスク８，１８は残って
いてもかまわないが、完全に除去することによって、配
線間の寄生容量を低減することができるので、より好ま
しい。 【００３９】さらに、図２７に示すように、平坦な酸化
ケイ素膜のエッチング量に換算して２０ｎｍ分のスパッ
タエッチを施し、窒化チタンと銅を薄くスパッタで形成
した後に、銅めっきをすることにより孔及び溝内を窒化
チタンからなるバリヤメタル膜３４ａと銅膜３４ｂの積
層膜で埋めこみ、さらに化学機械研磨法により孔及び溝
外部の窒化チタンと銅を除去して、第１の有機ＳＯＧ膜
６と第１の酸化ケイ素膜７の積層膜中の層間接続３４
ａ，３４ｂと、第２の有機ＳＯＧ膜１６と第２の酸化ケ
イ素膜１７の積層膜中の第２層配線３４ａ，３４ｂを一
体的に形成した。 【００４０】以上のようにして形成した本実施例２の多
層配線の歩留まりを評価した結果、０．２５ミクロン径
の層間接続孔の導通歩留および配線間隔０．２５ミクロ
ンの隣接配線の絶縁歩留はともに９５％以上であり、形
状劣化による歩留まり低下はなかった。 【００４１】さらに、実施例１の図１２から図１４の工
程と本実施例２の図２２から図２７の工程を繰り返すこ
とで３層配線を形成し、第２層配線の隣接配線間容量を
測定した。得られた隣接配線間の実効誘電率は３．６で
あった。実施例１より実効誘電率が増加したのは、厚さ
１００ｎｍの第１のハードマスク用の窒化珪素膜８が層
間絶縁膜中に残存するからである。 【００４２】＜実施例３＞図２８〜図３６は、多層配線
形成にデュアルダマシン法を適用した半導体装置の本発
明による他の実施例３の製造工程断面／平面図である。
尚、本実施例でも図９から図１２までの工程は実施例１
と同様である。 【００４３】図１２の工程の後、図２８に示すように、
メチルシロキサン系膜１６として第２の有機ＳＯＧ膜１
６を２００ｎｍ塗布して窒素気流中４２５℃で焼成し、
さらにプラズマＣＶＤ法により第２の酸化ケイ素膜１７
を１００ｎｍ，第２のハードマスク１８として窒化ケイ
素膜を１００ｎｍ形成した。 【００４４】ついで、図２９に示すように、第１のレジ
スト１９をマスクとして反応性ドライエッチングを行
い、第２層配線パタンを第２のハードマスク１８に転写
した。このエッチング工程では、図３０に示す平面図の
ように第２の有機ＳＯＧ膜１６を露出させることなく、
エッチングを第２の酸化ケイ素膜１７中でとめる必要が
ある。尚、図２９のように第２の酸化ケイ素膜１７の上
面ジャストでエッチングを止める必要性はなく、第２の
有機ＳＯＧ膜１６が露出しなければ、第２の酸化ケイ素
膜１７が多少除去されても良い。 【００４５】次に、図３１に示すように、ＩＣＰ型アッ
シャで第１のレジスト１９を除去した後、新たに第２の
レジスト９をマスクにして反応性ドライエッチングを行
い、層間接続孔パタンを転写した。このエッチング工程
は、窒化ケイ素膜，酸化ケイ素膜，有機ＳＯＧ膜いずれ
もエッチングできる条件で、第１の酸化ケイ素膜７が露
出するまで行った。また、このエッチング工程では、図
３２に示す平面図のように第１の有機ＳＯＧ膜６を露出
させることなく、エッチングを第１の酸化ケイ素膜７中
でとめる必要がある。尚、図３１のように第１の酸化ケ
イ素膜７の上面ジャストでエッチングを止める必要はな
く、第１の有機ＳＯＧ膜６が露出しなければ、第１の酸
化ケイ素膜７が多少エッチングされても良い。 【００４６】ついで、図３３に示すように、圧力１０ｍ
Ｔｏｒｒで酸素を用いた低圧反応性ドライエッチングを
行い、第２のレジスト９を除去した。尚、この状態での
第２の有機ＳＯＧ膜１６及び第２の酸化ケイ素膜１７中
に形成される孔のアスペクト比は、０．２５ミクロン径
の孔パタンでも３以下であり、第２のレジスト９の除去
を低圧で行うことにより、第２の有機ＳＯＧ膜１６は変
質しなかった。 【００４７】さらに、図３４に示すように、第２の窒化
ケイ素膜１８と第１の窒素ケイ素膜８をハードマスクに
して反応性ドライエッチングを行い、第１，第２の酸化
ケイ素膜７，１７と第１，第２の有機ＳＯＧ膜６，１６
をエッチングした。このエッチング工程での酸化ケイ素
と有機ＳＯＧの窒化ケイ素に対するエッチング選択比は
１０であり、このエッチング工程により第１，第２のハ
ードマスク８，１８の露出部の膜厚は６０ｎｍになっ
た。これにより、第１の有機ＳＯＧ膜６と第１の酸化ケ
イ素膜７の積層膜中には層間接続のための孔が、また、
第２の有機ＳＯＧ膜１６と第２の酸化ケイ素膜１７の積
層膜中には第２層配線のための溝が、それぞれ形成され
る。 【００４８】ついで、図３５に示すように、孔及び溝内
を洗浄した後、保護膜５をエッチングした。この際、第
１，第２のハードマスク８，１８の露出部が殆ど消失し
た。尚、第１層配線４ａ，４ｂ上面が露出できれば、露
出部のハードマスク８，１８は残留しても問題ないが、
完全に除去することによって、配線間の寄生容量を低減
することができる。 【００４９】さらに、図３６に示すように、平坦な酸化
ケイ素膜のエッチング量に換算して２０ｎｍ分のスパッ
タエッチを施し、窒化チタンと銅を薄くスパッタで形成
した後に、銅めっきをすることにより孔及び溝内を窒化
チタンからなるバリヤメタル膜３４ａと銅膜３４ｂの積
層膜で埋めこみ、さらに化学機械研磨法により孔及び溝
外部の窒化チタンと銅を除去して、第１の有機ＳＯＧ膜
６と第１の酸化ケイ素膜７の積層膜中の層間接続３４
ａ，３４ｂと、第２の有機ＳＯＧ膜１６と第２の酸化ケ
イ素膜１７の積層膜中の第２層配線３４ａ，３４ｂを一
体的に形成した。 【００５０】以上のようにして形成した本実施例３の多
層配線の歩留まりを評価した結果、０．２５ミクロン径
の層間接続孔の導通歩留および配線間隔０．２５ミクロ
ンの隣接配線の絶縁歩留はともに９５％以上であり、形
状劣化による歩留まり低下はなかった。 【００５１】尚、上述の各実施例では、バリヤメタル膜
として窒化チタンを用いた例を示したが、これに限らず
高融点金属の窒化物膜、例えば窒化タンタル，窒化タン
グステン等でも良い。 【００５２】 【発明の効果】本発明によれば、多層配線の導通不良，
短絡不良を防止することができる。
【図面の簡単な説明】 【図１】多層配線の平面模式図。 【図２】従来の多層配線の製造工程断面図。 【図３】従来の多層配線の製造工程断面図。 【図４】従来の多層配線の製造工程断面図。 【図５】従来の問題点を説明するための製造工程断面
図。 【図６】従来の問題点を説明するための製造工程断面
図。 【図７】従来の問題点を説明するための製造工程断面
図。 【図８】従来の問題点を説明するための製造工程断面
図。 【図９】本発明による実施例１の製造工程断面図。 【図１０】本発明による実施例１の製造工程断面図。 【図１１】本発明による実施例１の製造工程断面図。 【図１２】本発明による実施例１の製造工程断面図。 【図１３】本発明による実施例１の製造工程断面図。 【図１４】本発明による実施例１の製造工程平面図。 【図１５】本発明による実施例１の製造工程断面図。 【図１６】本発明による実施例１の製造工程断面図。 【図１７】本発明による実施例１の製造工程断面図。 【図１８】本発明による実施例１の製造工程平面図。 【図１９】本発明による実施例１の製造工程断面図。 【図２０】本発明による実施例１の製造工程平面図。 【図２１】層間接続と配線の成膜前スパッタエッチ量と
層間接続の導通歩留の関係図。 【図２２】本発明による実施例２の製造工程断面図。 【図２３】本発明による実施例２の製造工程断面図。 【図２４】本発明による実施例２の製造工程平面図。 【図２５】本発明による実施例２の製造工程断面図。 【図２６】本発明による実施例２の製造工程断面図。 【図２７】本発明による実施例２の製造工程断面図。 【図２８】本発明による実施例３の製造工程断面図。 【図２９】本発明による実施例３の製造工程断面図。 【図３０】本発明による実施例３の製造工程平面図。 【図３１】本発明による実施例３の製造工程断面図。 【図３２】本発明による実施例３の製造工程平面図。 【図３３】本発明による実施例３の製造工程断面図。 【図３４】本発明による実施例３の製造工程断面図。 【図３５】本発明による実施例３の製造工程断面図。 【図３６】本発明による実施例３の製造工程断面図。 【符号の説明】 １…半導体基板、２，１２…層間絶縁膜、３…引出し電
極、４…第１層配線、４ａ…第１層配線用バリアメタ
ル、４ｂ…第１層配線用Ｃｕ、１４…層間接続、１４ａ
…層間接続用バリアメタル、１４ｂ…層間接続用Ｃｕ、
２４…第２層配線、２４ａ…第２層配線用バリアメタ
ル、２４ｂ…第２層配線用Ｃｕ、３４ａ…層間接続と第
２層配線配線用バリアメタル、３４ｂ…層間接続と第２
層配線配線用Ｃｕ、５…第１の配線保護膜、１５…第２
の配線保護膜、６…第１のメチルシロキサン系膜、１６
…第２のメチルシロキサン系膜、７…第１の酸化ケイ素
系膜、１７…第２の酸化ケイ素系膜、４７…酸化ケイ素
系膜、８…第１のハードマスク、１８…第２のハードマ
スク、９…第１のレジスト、１９…第２のレジスト、９
８…異物、９９…配線短絡部。
フロントページの続き (72)発明者 町田 俊太郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F033 HH11 HH33 JJ01 JJ33 KK11 KK33 MM01 MM02 MM12 MM13 NN06 NN07 NN37 PP06 PP15 PP27 QQ13 QQ21 QQ23 QQ37 QQ48 QQ92 RR01 RR04 RR06 RR23 RR25 SS15 SS22 TT04 XX23 XX27 5F058 AA10 AD02 AD05 AD10 AF04 AG01 AH02

Claims (1)

  1. 【特許請求の範囲】 【請求項１】以下の工程を有する半導体装置の製造方
    法。 第１の導体膜上にメチルシロキサン系膜を形成する第１
    工程 上記メチルシロキサン系膜上に上記メチルシロキサン系
    膜と異なる絶縁膜を形成する第２工程 上記絶縁膜上にハードマスクを形成する第３工程 レジストをマスクとして上記ハードマスクにパターンを
    転写した後、上記レジストを除去する第４工程 上記ハードマスクをマスクとして上記メチルシロキサン
    系膜と上記絶縁膜の積層膜を部分的に除去し、上記第１
    の導体膜の一部を露出する第５工程 上記第５工程で形成された上記積層膜の凹部に上記第１
    の導体膜と電気的に接続された第２の導体膜を形成する
    第６工程 【請求項２】前記絶縁膜は、エッチング速度が前記ハー
    ドマスクの１／３以下である請求項１記載の半導体装置
    の製造方法 【請求項３】前記絶縁膜が、酸化ケイ素系膜である請求
    項２記載の半導体装置の製造方法。 【請求項４】前記メチルシロキサン系膜が有機ＳＯＧ膜
    である請求項３記載の半導体装置の製造方法。 【請求項５】前記ハードマスクが、窒化珪素系膜或いは
    炭化珪素系膜である請求項４記載の半導体装置。 【請求項６】前記第１工程の前に、前記第１の導体膜上
    にエッチング保護膜を形成する工程を有し、前記第１工
    程で上記エッチング保護膜上に前記メチルシロキサン系
    膜を形成し、第５工程で上記エッチング保護膜と前記メ
    チルシロキサン系膜と前記絶縁膜の積層膜を部分的に除
    去する請求項５記載の半導体装置の製造方法。 【請求項７】前記エッチング保護膜が、窒化珪素系膜或
    いは炭化珪素系膜である請求項６記載の半導体装置の製
    造方法。 【請求項８】前記第５工程で、前記ハードマスクも除去
    される請求項７記載の半導体装置の製造方法。 【請求項９】前記第１及び第２の導体膜が、バリヤメタ
    ル膜と銅膜の積層膜である請求項５記載の半導体装置の
    製造装置。 【請求項１０】前記バリヤメタル膜が、窒素チタン膜或
    いは窒化タンタル膜である請求項９記載の半導体装置の
    製造方法。 【請求項１１】前記第１の導体膜が層間接続であり、前
    記第２の導体膜が配線である請求項５記載の半導体装置
    の製造方法。 【請求項１２】前記第１の導体膜が配線であり、前記第
    ２の導体膜が層間接続である請求項５記載の半導体装置
    の製造方法。 【請求項１３】以下の工程を有する半導体装置の製造方
    法。 第１の配線上に第１のメチルシロキサン系膜を形成する
    第１工程 上記第１のメチルシロキサン系膜上にメチルシロキサン
    系膜と異なる第１の絶縁膜を形成する第２工程 上記第１の絶縁膜上に第１のハードマスクを形成する第
    ３工程 第１のレジストをマスクとして上記第１のハードマスク
    に孔パターンを転写した後、上記第１のレジストを除去
    する第４工程 上記第１のハードマスク上に第２のメチルシロキサン系
    膜を形成する第５工程 上記第２のメチルシロキサン系膜上にメチルシロキサン
    系膜と異なる第２の絶縁膜を形成する第６工程 上記第２の絶縁膜上に第２のハードマスクを形成する第
    ７工程 第２のレジストをマスクとして上記第２のハードマスク
    に上記孔パターンとの平面的重なりを有する溝パターン
    を転写した後、上記第２のレジストを除去する第８工程 上記第１及び第２のハードマスクをマスクとして、上記
    第２のメチルシロキサン系膜と上記第２の絶縁膜の積層
    膜中に溝を、上記第１のメチルシロキサン系膜と上記第
    １の絶縁膜の積層膜中に孔をそれぞれ形成し、上記第１
    の配線の一部を露出する第９工程 上記第９工程で形成された上記溝と上記孔の内部に上記
    第１の配線と電気的に接続された導体膜を形成する第１
    ０工程 【請求項１４】前記第１及び第２の絶縁膜は、エッチン
    グ速度が前記第１及び第２のハードマスクの１／３以下
    である請求項１３記載の半導体装置の製造方法。 【請求項１５】前記第１及び第２の絶縁膜が、酸化ケイ
    素系膜である請求項１４記載の半導体装置の製造方法。 【請求項１６】前記第１及び第２のメチルシロキサン系
    膜が有機ＳＯＧ膜である請求項１５記載の半導体装置の
    製造方法。 【請求項１７】前記第１及び第２のハードマスクが、窒
    化珪素系膜或いは炭化珪素系膜である請求項１６記載の
    半導体装置。 【請求項１８】前記第１工程の前に、前記第１の配線上
    にエッチング保護膜を形成する工程を有し、前記第１工
    程で上記エッチング保護膜上に前記第１のメチルシロキ
    サン系膜を形成し、第９工程で上記エッチング保護膜と
    前記第１のメチルシロキサン系膜と前記第１絶縁膜の積
    層膜中に孔を形成する請求項１７記載の半導体装置の製
    造方法。 【請求項１９】前記エッチング保護膜が、窒化珪素系膜
    或いは炭化珪素系膜である請求項１８記載の半導体装置
    の製造方法。 【請求項２０】前記第９工程で、前記第２のハードマス
    クも除去される請求項１９記載の半導体装置の製造方
    法。 【請求項２１】前記導体膜が、バリヤメタル膜と銅膜の
    積層膜である請求項１７記載の半導体装置の製造装置。 【請求項２２】前記バリヤメタル膜が、窒素チタン膜或
    いは窒化タンタル膜である請求項２１記載の半導体装置
    の製造方法。 【請求項２３】前記孔内の前記導体膜が層間接続であ
    り、前記溝内の前記導体膜が第２の配線である請求項１
    ７記載の半導体装置の製造方法。 【請求項２４】以下の工程を有する半導体装置の製造方
    法。 第１の配線上に第１のメチルシロキサン系膜を形成する
    第１工程 上記第１のメチルシロキサン系膜上にメチルシロキサン
    系膜と異なる第１の絶縁膜を形成する第２工程 上記第１の絶縁膜上に第１のハードマスクを形成する第
    ３工程 上記第１のハードマスク上に第２のメチルシロキサン系
    膜を形成する第４工程上記第２のメチルシロキサン系膜
    上にメチルシロキサン系膜と異なる第２の絶縁膜を形成
    する第５工程 上記第２の絶縁膜上に第２のハードマスクを形成する第
    ６工程 第１のレジストをマスクとして上記第２のハードマスク
    に溝パターンを転写した後、上記第１のレジストを除去
    する第７工程 第２のレジストをマスクとして、上記第１のハードマス
    クと上記第２のメチルシロキサン系膜と上記第２の絶縁
    膜の積層膜に上記溝パターンとの平面的重なりを有する
    孔パターンを転写した後、上記第２のレジストを低圧酸
    素プラズマ処理により除去する第８工程 上記第１及び第２のハードマスクをマスクとして、上記
    第２のメチルシロキサン系膜と上記第２の絶縁膜の積層
    膜中に溝を、上記第１のメチルシロキサン系膜と上記第
    １の絶縁膜の積層膜中に孔をそれぞれ形成し、上記第１
    の配線の一部を露出する第９工程 上記第９工程で形成された上記溝と上記孔の内部に上記
    第１の配線と電気的に接続された導体膜を形成する第１
    ０工程 【請求項２５】前記第１及び第２の絶縁膜は、エッチン
    グ速度が前記第１及び第２のハードマスクの１／３以下
    である請求項２４記載の半導体装置の製造方法。 【請求項２６】前記第１及び第２の絶縁膜が、酸化ケイ
    素系膜である請求項２５記載の半導体装置の製造方法。 【請求項２７】前記第１及び第２のメチルシロキサン系
    膜が有機ＳＯＧ膜である請求項２６記載の半導体装置の
    製造方法。 【請求項２８】前記第１及び第２のハードマスクが、窒
    化珪素系膜或いは炭化珪素系膜である請求項２７記載の
    半導体装置。 【請求項２９】前記第１工程の前に、前記第１の配線上
    にエッチング保護膜を形成する工程を有し、前記第１工
    程で上記エッチング保護膜上に前記第１のメチルシロキ
    サン系膜を形成し、第９工程で上記エッチング保護膜と
    前記第１のメチルシロキサン系膜と前記第１絶縁膜の積
    層膜中に孔を形成する請求項２８記載の半導体装置の製
    造方法。 【請求項３０】前記エッチング保護膜が、窒化珪素系膜
    或いは炭化珪素系膜である請求項２９記載の半導体装置
    の製造方法。 【請求項３１】前記第９工程で、前記第２のハードマス
    クも除去される請求項３０記載の半導体装置の製造方
    法。 【請求項３２】前記導体膜が、バリヤメタル膜と銅膜の
    積層膜である請求項２８記載の半導体装置の製造装置。 【請求項３４】前記バリヤメタル膜が、窒素チタン膜或
    いは窒化タンタル膜である請求項３２記載の半導体装置
    の製造方法。 【請求項３５】前記孔内の前記導体膜が層間接続であ
    り、前記溝内の前記導体膜が第２の配線である請求項２
    ８記載の半導体装置の製造方法。 【請求項３６】層間絶縁膜と、該層間絶縁膜中にデュア
    ルダマシン法により形成された配線とを有し、 上記層間絶縁膜が、半導体基板側から少なくとも第１の
    メチルシロキサン系膜，第１の絶縁膜，ハードマスク，
    第２のメチルシロキサン系膜，第２の絶縁膜が積層され
    てなる半導体装置。 【請求項３７】前記第１及び第２の絶縁膜が、酸化ケイ
    素系膜である請求項３６記載の半導体装置。 【請求項３８】前記メチルシロキサン系膜が有機ＳＯＧ
    膜である請求項３７記載の半導体装置。 【請求項３９】前記ハードマスクが、窒化珪素系膜或い
    は炭化珪素系膜である請求項３８記載の半導体装置。 【請求項４０】前記層間絶縁膜が、第１のメチルシロキ
    サン系膜より前記半導体基板側にエッチング保護膜を有
    する請求項３９記載の半導体装置。 【請求項４１】前記エッチング保護膜が窒化珪素膜或い
    は炭化珪素膜である請求項４０記載の半導体装置。 【請求項４２】前記配線は、前記半導体基板に対し垂直
    方向の電気的接続部が前記第１のメチルシロキサン膜と
    前記第１の絶縁膜の積層膜中に形成され、前記半導体基
    板に対し水平方向の電気的接続部が前記第２のメチルシ
    ロキサン系膜と前記第２の絶縁膜の積層膜中に形成され
    ている請求項３６記載の半導体装置。
JP2000159545A 2000-05-25 2000-05-25 半導体装置及びその製造方法 Pending JP2001338978A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000159545A JP2001338978A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法
TW090109065A TW494494B (en) 2000-05-25 2001-04-16 Semiconductor device and manufacturing method thereof
KR1020010023310A KR100780986B1 (ko) 2000-05-25 2001-04-30 반도체장치 및 그 제조방법
US09/863,348 US6479380B2 (en) 2000-05-25 2001-05-24 Semiconductor device and manufacturing method thereof
US10/187,998 US6599830B2 (en) 2000-05-25 2002-07-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000159545A JP2001338978A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001338978A true JP2001338978A (ja) 2001-12-07
JP2001338978A5 JP2001338978A5 (ja) 2004-12-16

Family

ID=18663848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000159545A Pending JP2001338978A (ja) 2000-05-25 2000-05-25 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6479380B2 (ja)
JP (1) JP2001338978A (ja)
KR (1) KR100780986B1 (ja)
TW (1) TW494494B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140342A (ja) * 2002-09-26 2004-05-13 Hitachi Chem Co Ltd 複合絶縁被膜
US7625642B2 (en) 2002-09-26 2009-12-01 Hitachi Chemical Co., Ltd Borazine-based resin, and method for production thereof, borazine based resin composition, insulating coating and method for formation thereof, and electronic parts having the insulating coating
US8354215B2 (en) 2002-04-26 2013-01-15 Tokyo Ohka Kogyo Co., Ltd. Method for stripping photoresist
KR101430868B1 (ko) 2013-01-18 2014-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패턴 붕괴 완화

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
JP2001338978A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6503835B1 (en) * 2001-08-28 2003-01-07 Silicon Integrated Systems, Corp. Method of making an organic copper diffusion barrier layer
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
US20040048203A1 (en) * 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
US6917108B2 (en) 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
WO2004097923A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
US20040251549A1 (en) * 2003-06-11 2004-12-16 Tai-Chun Huang Hybrid copper/low k dielectric interconnect integration method and device
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US7091612B2 (en) * 2003-10-14 2006-08-15 Infineon Technologies Ag Dual damascene structure and method
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2006058150A2 (en) * 2004-11-23 2006-06-01 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
JP4730162B2 (ja) * 2006-03-24 2011-07-20 株式会社日立製作所 超音波送受信デバイス，超音波探触子およびその製造方法
US7521358B2 (en) * 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US20090200674A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Structure and method of forming transitional contacts between wide and thin beol wirings
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US9214435B2 (en) * 2012-05-21 2015-12-15 Globalfoundries Inc. Via structure for three-dimensional circuit integration
CN103531526B (zh) * 2012-07-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
US9219128B2 (en) 2013-03-13 2015-12-22 Globalfoundries Inc. Methods of fabricating bipolar junction transistors with reduced epitaxial base facets effect for low parasitic collector-base capacitance
CN105261588B (zh) * 2014-07-17 2017-06-23 南通威倍量子科技有限公司 超高精密硅基通孔图形结构的制备方法
US9431291B2 (en) * 2014-08-28 2016-08-30 Kabushiki Kaisha Toshiba Method of making openings in a semiconductor device with reduced residue by transferring layers
US9941139B2 (en) * 2014-09-10 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270259A (en) 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
JP2829301B2 (ja) 1988-06-21 1998-11-25 株式会社日立製作所 絶縁膜の形成方法
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
JP3208100B2 (ja) * 1997-10-30 2001-09-10 東レ・ダウコーニング・シリコーン株式会社 電気絶縁性薄膜の形成方法
US6057227A (en) * 1997-06-23 2000-05-02 Vlsi Technology, Inc. Oxide etch stop techniques for uniform damascene trench depth
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
JP3300643B2 (ja) 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
TW374946B (en) * 1997-12-03 1999-11-21 United Microelectronics Corp Definition of structure of dielectric layer patterns and the manufacturing method
TW405223B (en) * 1998-07-28 2000-09-11 United Microelectronics Corp Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
US6287961B1 (en) * 1999-01-04 2001-09-11 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
JP2001338978A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354215B2 (en) 2002-04-26 2013-01-15 Tokyo Ohka Kogyo Co., Ltd. Method for stripping photoresist
JP2004140342A (ja) * 2002-09-26 2004-05-13 Hitachi Chem Co Ltd 複合絶縁被膜
US7625642B2 (en) 2002-09-26 2009-12-01 Hitachi Chemical Co., Ltd Borazine-based resin, and method for production thereof, borazine based resin composition, insulating coating and method for formation thereof, and electronic parts having the insulating coating
JP4688411B2 (ja) * 2002-09-26 2011-05-25 日立化成工業株式会社 複合絶縁被膜
US8362199B2 (en) 2002-09-26 2013-01-29 Hitachi Chemical Co., Ltd. Borazine-based resin, process for its production, borazine-based resin composition, insulating film and method for its formation
KR101430868B1 (ko) 2013-01-18 2014-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패턴 붕괴 완화
US10043706B2 (en) 2013-01-18 2018-08-07 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
US10950495B2 (en) 2013-01-18 2021-03-16 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
US11961761B2 (en) 2013-01-18 2024-04-16 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse

Also Published As

Publication number Publication date
US20010046783A1 (en) 2001-11-29
KR20010107555A (ko) 2001-12-07
TW494494B (en) 2002-07-11
US20020164865A1 (en) 2002-11-07
KR100780986B1 (ko) 2007-11-29
US6479380B2 (en) 2002-11-12
US6599830B2 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JP2001338978A (ja) 半導体装置及びその製造方法
JP4177993B2 (ja) 半導体装置及びその製造方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
US20080299763A1 (en) Method for fabricating semiconductor device
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP3193335B2 (ja) 半導体装置の製造方法
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
US20040201108A1 (en) Semiconductor device and method for manufacturing the same
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
KR20080021553A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3189970B2 (ja) 半導体装置の製造方法
JP4340729B2 (ja) 半導体装置とその製造方法
JPWO2007043634A1 (ja) 多層配線の製造方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP2000223490A (ja) 半導体装置の製造方法
JP2009004633A (ja) 多層配線構造および製造方法
US7199038B2 (en) Method for fabricating semiconductor device
KR20030031172A (ko) 금속 구조 및 그 제조 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JP2004311477A (ja) 半導体装置の製造方法
JP4207113B2 (ja) 配線構造の形成方法
US6841471B2 (en) Fabrication method of semiconductor device
JP2003086679A (ja) 集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219