JP2004311477A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004311477A JP2004311477A JP2003098780A JP2003098780A JP2004311477A JP 2004311477 A JP2004311477 A JP 2004311477A JP 2003098780 A JP2003098780 A JP 2003098780A JP 2003098780 A JP2003098780 A JP 2003098780A JP 2004311477 A JP2004311477 A JP 2004311477A
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- insulating film
- etching
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
【課題】配線溝の底部に接続孔を形成する工程において、配線溝の開口上部の肩落ちを抑制し、この配線溝内に形成される埋め込み配線間の短絡を防止する。
【解決手段】基板３上に第１〜第４絶縁膜４〜７、第１〜第３マスク層８〜１０をこの順に形成する。次に、第３マスク層１０に溝用開口１０ａを形成し、レジストパターン１１をマスクしたエッチングによって、第２マスク層９〜第３絶縁膜６に接続孔用の接続用開口１２ｂを形成し、レジストパターン１１を除去する。その後、第３マスク層１０上からのエッチングにより、第２マスク層８および第１マスク層７に溝用開口を形成する。第３マスク層１０および第２マスク層９上からのエッチングにより、第４絶縁膜７に配線溝を形成すると共に第２絶縁膜５に接続孔を形成し、第３マスク層１０をエッチング除去する。第２マスク層９および第１マスク層８上からのエッチングにより、第１絶縁膜４に接続孔を形成する。
【選択図】 図１
【解決手段】基板３上に第１〜第４絶縁膜４〜７、第１〜第３マスク層８〜１０をこの順に形成する。次に、第３マスク層１０に溝用開口１０ａを形成し、レジストパターン１１をマスクしたエッチングによって、第２マスク層９〜第３絶縁膜６に接続孔用の接続用開口１２ｂを形成し、レジストパターン１１を除去する。その後、第３マスク層１０上からのエッチングにより、第２マスク層８および第１マスク層７に溝用開口を形成する。第３マスク層１０および第２マスク層９上からのエッチングにより、第４絶縁膜７に配線溝を形成すると共に第２絶縁膜５に接続孔を形成し、第３マスク層１０をエッチング除去する。第２マスク層９および第１マスク層８上からのエッチングにより、第１絶縁膜４に接続孔を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特には層間絶縁膜に形成された溝および孔内に導電性材料を埋め込む埋め込み配線技術を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化および高機能化に伴い、配線の微細化、配線ピッチの縮小化が進んでいる。このような配線幅の微細化、配線ピッチの縮小化は、配線および配線間スペースのアスペクト比を大きくし、この結果、レジストパターンをマスクに用いた配線のパターンエッチングが困難となっている。
【０００３】
そこで、層間絶縁膜に形成された配線溝や、配線溝の底面に形成された接続孔とを金属（Ａｌ、Ｃｕなど）のメッキなどで埋め込み、ＣＭＰにより表面の金属を研磨する埋め込み配線形成技術（いわゆるダマシンプロセス、デュアルダマシンプロセス）が開発された。
【０００４】
次に、図４に基づいて埋め込み配線技術を用いた半導体装置の製造方法を説明する。先ず、図４（１）に示すように、トランジスタや配線などが形成された基板１０１上に、接続孔が形成される第１絶縁膜１０２を形成し、さらにこの上部に配線溝が形成される第２絶縁膜１０３を形成する。これらの第１絶縁膜１０２および第２絶縁膜１０３には、配線間容量を低減するために、有機材料やその他の低誘電率の材料が用いられる。次に、第２絶縁膜１０３上に、酸化シリコンや窒化シリコンやメタル材料からなる第１マスク層１０４，第２マスク層１０５をこの順に形成する。その後、図４（２）に示すように、レジストパターン１０６をマスクにしたエッチングによって、第２マスク層１０５に配線溝の開口を形成し、配線溝マスク１０５ａを形成する。
【０００５】
次に、レジストパターン１０６を除去した後、図４（３）に示すように、新たなレジストパターン１０７をマスクにしたエッチングによって、第１マスク層１０４に接続孔の開口を形成し、接続孔マスク１０４ａを形成する。この際、接続孔マスク１０４ａの開口が、配線溝マスク１０５ａの開口内に配置されるようにする。
【０００６】
そして、さらに引き続き、第２絶縁膜１０３および第１絶縁膜１０２をエッチングし、第１絶縁膜１０２に接続孔１０２ａを形成する。この際、レジストパターン１０７はエッチング除去され、最終的には接続孔マスク１０４ａをマスクにしたエッチングが行われることになる。次いで、図４（４）に示すように、配線溝マスク１０５ａをマスクにして、接続孔マスク１０４ａ及び第２絶縁膜１０３をエッチングすることで、接続孔１０２ａ上に配置された配線溝１０３ｂを第２絶縁膜１０３に形成する。
【０００７】
以上の後、ここでの図示は省略したが、接続孔１０２ａおよび配線溝１０３ｂの内壁を覆うバリアメタル膜を介して、これらの内部を埋め込むように配線材料膜を成膜し、配線溝マスク１０５ａが露出するまで配線材料膜をＣＭＰ研磨する。これにより、配線溝１０３ｂとその底部に開口する接続孔１０２ａの内部に埋め込み配線を形成する（以上、例えば下記特許文献１参照）。
【０００８】
【特許文献１】
特開２００１−４４１８４９（第１図参照）
【０００９】
【発明が解決しようとする課題】
ところで、上述したような、配線溝とその底部に開口する接続孔とを形成し、その内部に埋め込み配線を形成する、いわゆるデュアルダマシンプロセスにおいては、接続孔が形成される第１絶縁膜、および配線溝が形成される第２絶縁膜が多層構造となる場合がある。例えば、基板に銅配線が形成されている場合、接続孔が形成される第１絶縁膜は、通常、銅の拡散を防止するための拡散防止膜（例えばＳｉＯＣ膜，ＳｉＣ膜，またはＳｉＣＮ膜）とその上層の低誘電膜（例えばＳｉＯＣＨ膜）との２層構造となる。また、第２絶縁膜は、第１絶縁膜に対してエッチング選択比を高くするため、下層に有機低誘電率膜（例えばポリアリールエーテル）を用い、さらに配線材料膜をＣＭＰ研磨する際のストッパ層とするため上層にシリコン系膜を用いた２層構造となる場合がある。そして、特に、上層のシリコン系膜は、層間絶縁膜として残されるため、低誘電率膜（例えばＳｉＯＣＨ膜）を用いることが検討されている。
【００１０】
しかしながら、第１絶縁膜および第２絶縁膜をこのような多層構造とした場合、図４（３）を用いて説明したように、接続孔マスク１０４ａをマスクにしたエッチングによって第１絶縁膜１０２に接続孔１０２ａを形成し、図４（４）を用いて説明したように、配線溝マスク１０５ａをマスクにしたエッチングによって第２絶縁膜１０３に配線溝１０３ａを形成する方法では、接続孔マスク１０４ａまたは配線溝マスク１０５ａが、エッチングマスクとしての役割を十分に果たすことができず、配線溝１０３ａの上方肩部が削れ、開口径が広がることが懸念される。
【００１１】
そして、このような配線溝の開口径の広がりは、配線溝内に埋め込まれる配線間をショートさせる要因となる。
【００１２】
そこで本発明は、多層化された層間絶縁膜に埋め込み配線間のショートを引き起こすことなく配線溝とこの底部の接続孔とを形成することが可能な半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、次の第１〜第６工程をこの順に行うことを特徴としている。先ず、第１工程では、基板上に第１絶縁膜、第２絶縁膜、第３絶縁膜、および第４絶縁膜をこの順に形成し、さらに第１マスク層、第２マスク層、および第３マスク層をこの順に形成する。次の第２工程では、第３マスク層に配線溝の開口を形成する。その後の第３工程では、第３マスク層上に、当該第３マスク層に形成された配線溝の開口と重なる接続孔の開口が形成されたレジストパターンを形成し、当該レジストパターンをマスクに用いたエッチングによって、前記第２マスク層、第１マスク層、第４絶縁膜、および第３絶縁膜に接続孔の開口を形成すると共に、当該レジストパターンを除去する。次いで、第４工程では、第３マスク層上からのエッチングにより、前記第２マスク層および第１マスク層に配線溝の開口を形成する。その後、第５工程では、第３マスク層および第２マスク層上からのエッチングにより、前記第４絶縁膜に配線溝を形成すると共に前記第２絶縁膜に接続孔を形成すると共に、当該第３マスク層をエッチング除去する。そして、第６工程では、第２マスク層および第１マスク層上からのエッチングにより、前記第１絶縁膜に接続孔を形成すると共に第２マスク層を除去する。
【００１４】
このような製造方法では、配線溝およびその底部の接続孔を形成するためのマスクを、第１マスク層、第２マスク層、および第３マスク層の３層構造にした。これにより、２層構造のマスクを用いた場合と比較して、より多層に積層された絶縁膜のパターンエッチングにおいて、当該絶縁膜を構成する各層のパターンエッチングに対して、より高い選択比でのエッチングを行うことが可能になり、パターンの開口上部の肩くずれが防止される。特に、第１マスク層をメタルマスクとした場合、この第１マスク層は、配線溝および接続孔の内部に埋め込まれた配線層のＣＭＰ研磨の際に、同時に除去されるため、配線層の形成前に、絶縁膜上に残しておくことができる。したがって、エッチングの最終段階まで、この第１マスク層をマスクに用いたエッチングを行うことができるため、上述したようパターンの型くずれを確実に防止できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、基板上を覆う層間絶縁膜に、配線溝とその底面から基板に達する接続孔を形成し、さらに接続孔および配線溝内を埋め込む埋め込み配線を形成する方法を説明する。
【００１６】
先ず、図１（１）に示すように、層間絶縁膜１に形成された配線溝内に銅等からなる配線２が埋め込まれてなる基板３を用意する。
【００１７】
そして、この基板３上に、配線２の拡散防止膜となる第１絶縁膜４を形成する。このため、この第１絶縁膜（拡散防止膜）４は、例えばＳｉＣまたはＳｉＣＮを用いて形成されることとする。また、第１絶縁膜４は、膜中に、Ｓｉ、Ｃ、Ｏ、Ｈ等を含む膜であっても良い。
【００１８】
次に、この第１絶縁膜４上に、第１絶縁膜４と共に接続孔が形成される第２絶縁膜５を形成する。この第２絶縁膜５は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましく、少なくとも、Ｓｉ、Ｏ、Ｃ、Ｈをその組成中に含む材料からなることとする。そこで、この第２絶縁膜５は、例えば、ＳｉＯＣＨを含むＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜として形成されることとする。また、第２絶縁膜５は、多孔質材料を用いて形成されても良い。
【００１９】
さらに、この第２絶縁膜５上に、第３絶縁膜６を形成する。この第３絶縁膜６は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましく、さらに第４絶縁膜７のエッチングストッパとなる材料が好ましい。このため、この第３絶縁膜は、例えばＰＡＥ（ポリアリルエーテル）や、他の組成の有機膜からなることとする。また、第２絶縁膜５は、多孔質材料を用いて形成されても良い。
【００２０】
そして、この第３絶縁膜６上に、第３絶縁膜６と共に配線溝が形成される第４絶縁膜７を形成する。この第４絶縁膜７は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましい。このため、この第４絶縁膜７は、少なくとも、Ｓｉ、Ｏ、Ｃ、Ｈをその組成中に含む材料からなることとし、ここでは例えば、ＳｉＯＣＨ膜からなることとする。
【００２１】
次に、これらの第４絶縁膜７上に、無機材料からなる第１マスク層８を形成する。この第１マスク層８は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ、ＷＳｉＮ、等の金属を用いたメタルマスクであることとする。この第１マスク層８は、これらの金属膜を用いた単層膜または積層膜として構成され、以降の工程で形成される埋め込み配線の最下層を構成するバリアメタル層を同様の材料を用いることで、最終工程で行われるＣＭＰ研磨の効率を確保することが好ましい。このため、第１マスク層８としては、例えば、少なくともＴａを含む金属膜、あるいは少なくともＴｉを含む金属膜、あるいは少なくともＷを含む金属膜のいずれか１層、あるいは、複数の膜からなる積層膜として形成する。特に、少なくともＴａを含む金属膜としては、Ｔａの他、ＴａＮが用いられる。また、第１マスク層８は、アライメント光が透過するに十分薄い膜厚で形成されることとする。
【００２２】
以下に、第１マスク層８がＴａ（タンタル）からなる場合の成膜条件の一例を下記に示す。
Ｔａの成膜条件
装置 ：マグネトロンスパッタリング装置
ＤＣパワー ：６ｋＷ
ガス／流量 ：Ａｒ／１０ｓｃｃｍ
圧力 ：０．４Ｐａ
基板温度 ：１５０℃
Ｔａｒｇｅｔ−Ｗａｆｅｒ間距離：６０ｍｍ
【００２３】
次に、第１マスク層８上に、無機材料からなる第２マスク層９を形成する。ここでは、次に形成する第３マスク層１０のエッチングストパとなる材料を用いて、第２マスク層９を形成することとする。そこでここでは、窒化シリコン、炭化シリコン、または窒化炭化シリコンなどからなる第２マスク層９を形成する。
【００２４】
またさらに、この第２マスク層９上に、無機材料からなる第３マスク層１０を形成する。ここでは、下層の第２マスク層９に対して高いエッチング選択比を有する材料を用いた第３マスク層１０を形成することとる。そこでここでは、酸化シリコンからなる第３マスク層１０を形成する。
【００２５】
以上の後、図１（２）に示すように、第３マスク層１０に、配線溝の開口（溝用開口）１０ａをパターン形成する。ここでは、先ず、第３マスク層１０上に、レジストパターン（図示省略）を形成し、これをマスクに用いて第３マスク層１０をエッチングする。以下に、酸化シリコンからなる第３マスク層１０のエッチング条件の一例を示す。
【００２６】
酸化シリコンからなる第３マスク層１０のエッチング条件
装置 ：平行平板型エッチング装置
ソースパワー ：１４００Ｗ
ＲＦバイアスパワー：８００Ｗ
ガス＝流量 ：Ｃ４Ｆ８／Ａｒ／Ｏ２＝１５／２００／８ｓｃｃｍ
圧力 ： ５Ｐａ
基板温度 ：２０℃
【００２７】
このような酸化シリコンからなる第３マスク層１０の、例えば窒化シリコンからなる第２マスク層９に対するエッチング選択比は１０以上ある。このため、例えば、３０％のオーバーエッチングとなるようエッチング時間を設定することで、下地掘れ無く、確実に第３マスク層１０をパターニングする。
【００２８】
次に、図１（３）に示すように、第３マスク層１０上に、この第３マスク層１０に形成された溝用開口１０ａと重なる接続孔の開口（接続用開口）１１ｂが形成されたレジストパターン１１を形成する。そして、このレジストパターン１１をマスクに用いたエッチングによって、第２マスク層９、第１マスク層８、第４絶縁膜７、および第３絶縁膜８に接続用開口１２ｂを形成する。尚、レジストパターンの接続用開口１１ｂ内に第３マスク層１０が露出している場合には、この第３マスク層１０もエッチングする。
【００２９】
これらの層のエッチングには、例えば、平行平板型プラズマエッチング装置を用い、順次エッチング条件を切り換えたエッチングを行う。そして、酸化シリコンからなる第３マスク層１０のエッチングには、Ｃ４Ｆ８／Ａｒ／Ｏ２をエッチングガスに用いる。また、窒化シリコンからなる第２マスク層９およびＴａからなる第１マスク層８には、ＣＨＦ３／Ａｒ／Ｏ２をエッチングガスに用いる。さらに、ＳｉＯＣＨからなる第４絶縁膜７には、Ｃ４Ｆ８／Ａｒ／Ｏ２をエッチングガスに用いる。以上のエッチングは、エッチング雰囲気内のガス圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１８．０ｋＷ程度、基板温度＝約２０℃に設定して行われる。
【００３０】
また、ＰＡＥからなる第３絶縁膜６のエッチングには、少なくともＮＨ３を含むガス系が用いられ、エッチング条件は、例えば圧力＝０．５〜４０．０Ｐａ、ソースパワー＝０．４〜１．８ｋＷ、ＲＦバイアスパワー＝１５０〜１４００Ｗ、基板温度＝約２０℃に設定される。このＰＡＥからなる第３絶縁膜６のエッチングの際には、同じく有機材料からなるレジストパターン１１のエッチングも進む。このため、最終的には、レジストパターン１１が除去され、上部に第３マスク層１０が積層された第２マスク層９をマスクにして、第３絶縁膜６のエッチングが行われる。
【００３１】
以上の後、図２（４）に示すように、酸化シリコンからなる第３マスク層１０をマスクとしたエッチングにより、窒化シリコンからなる第２マスク層９およびＴａからなる第１マスク層８に溝開口１３ａを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝ＣＨ２Ｆ２／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。
【００３２】
尚、このエッチングにおいては、オーバーエッチングを行うことで、第４絶縁膜７上部のエッチングが進むと共に、接続用開口１２ｂの開口底部に露出している第２絶縁膜５の表面層のエッチングも進むことになる。
【００３３】
次に、図２（５）に示すように、第３マスク層１０および第２マスク層９上からのエッチングにより、第４絶縁膜７に配線溝１４ａを形成すると共に、この第４絶縁膜７と同質の材料からなる第２絶縁膜５に接続孔１５ｂを形成する。この際、例えば、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝Ｃ４Ｆ８／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。尚、このエッチングにおいては、同時に第３マスク層１０のエッチング除去が行われ、最終的に第２マスク層９をマスクにしたエッチングが行われる。
【００３４】
次に、図２（６）に示すように、第２マスク層９および第１マスク層８上からのエッチングにより、第１絶縁膜４に接続孔１５ｂを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝ＣＨ２Ｆ２／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。尚、このエッチングにおいては、同時に第２マスク層９のエッチング除去が行われ、最終的に第１マスク層８をマスクにしたエッチングが行われる。
【００３５】
次に、図２（７）に示すように、第１マスク層８上からのエッチングにより、第３絶縁膜６に配線溝１４ａを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、少なくともＮＨ３を含むガス系が用いられ、エッチング条件は、例えば圧力＝０．５〜４０．０Ｐａ、ソースパワー＝０．４〜１．８ｋＷ、ＲＦバイアスパワー＝１５０〜１４００Ｗ、基板温度＝約２０℃に設定される。
【００３６】
以上の後、図３（８）に示すように、接続孔１５ｂおよび配線溝１４ａの内壁を覆う状態で、バリアメタル層２０を形成する。このバリアメタル層２０は、第１マスク層８と同質材料で構成されることが好ましく、少なくともＴａを含む金属膜、あるいは少なくともＴｉを含む金属膜、あるいは少なくともＷを含む金属膜のいずれか１層、あるいは、これらの積層膜として形成する。ここでは、例えば、Ｔａからなるバリアメタル層２０を形成する。次いで、接続孔１５ｂおよび配線溝１４ａの内部を埋め込む状態で、銅膜からなる配線層２１を形成する。
【００３７】
次に、図３（９）に示すように、配線層２１の表面側から、配線層２１、バリアメタル層２０、および第１マスク層８のＣＭＰ研磨を行い、第４絶縁膜７を露出させる。これにより、接続孔１５ｂおよび配線層１４ｂ内に埋め込まれ、バリアメタル層２０を介して基板３の銅配線２に接続された埋め込み配線２２ａが形成される。
【００３８】
尚、第１マスク層８のＣＭＰ研磨の際には、第４絶縁膜７をストッパとしたＣＭＰ研磨を行う。これにより、第４絶縁膜７は膜減りするが、その一部は残されて第３絶縁膜６と共に配線溝１４ａの一部を構成する層間絶縁膜部分となる。
【００３９】
以上説明した製造方法によれば、配線溝１４ａおよびその底部の接続孔１５ｂを形成するためのマスクを、第１マスク層７、第２マスク層８、および第３マスク層９の３層構造にした。これにより、従来の技術において図４を用いて説明したような２層構造のマスクを用いた場合と比較して、第１絶縁膜４〜第４絶縁膜７のパターンエッチングにおいて、当該各絶縁膜４〜７のパターンエッチングに対して、より高い選択比でのエッチングを行うことが可能になり、パターンの開口上部の肩くずれを防止することが可能になる。
【００４０】
特に、第１マスク層８がメタルマスクであるため、この第１マスク層８は、図３（９）を用いて説明したように、配線溝１４ａおよび接続孔１５ｂの内部に埋め込まれた配線層２０のＣＭＰ研磨の際に、特に手間を掛けることなく同時に除去される。したがって、配線層２０の形成前に、第４絶縁膜７を除去する必要はなく、エッチングの最終段階まで、この第１マスク層８をマスクに用いたエッチングを行うことが可能である。これにより、上述したようパターンの肩くずれを確実に防止できる。この結果、配線溝１４ａの開口径の広がりを防止でき、配線間の短絡のない、信頼性の高い半導体装置を得ることが可能になる。
【００４１】
つまり、メタルマスク層を用いない場合には、研磨レートの関係からＣＭＰ研磨においてフラットな面を得ることが困難になるため、ＣＭＰ研磨の前にマスク層を除去しておく必要がある。この場合、接続孔１５ｂが基板３に達した状態でマスク層の除去を行うと、基板３にダメージが加わるため、基板３上に第１絶縁膜４を残した状態でマスク層の除去が行われることになる。このため、第１絶縁膜４に接続孔１５ｂを形成する際には、マスク層なしで、つまり第４絶縁膜７の表面が露出した状態で第１絶縁膜４のエッチングが行われることになる。ここで、第１絶縁膜４を構成するＳｉＯＣ膜と、第４絶縁膜７を構成するＳｉＯＣＨ膜とは、エッチング選択比が１程度でしかない。このため、第１絶縁膜４に接続孔１５ｂを形成するためのエッチングにおいて、第４絶縁膜７の開口上部のエッチングによる肩くずれを避けることはできないのである。
【００４２】
また、本実施形態においては、メタルマスク層からなる第１マスク層８上に、窒化シリコンからなる第２マスク層９と酸化シリコンからなる第３マスク層１０との２層の無機マスク層を設けている。そして、図２（４）に示すように、第２マスク層８に溝用開口１３ａを形成するためのマスクとして、第３マスク層１０を用いることで、窒化シリコンからなる第２マスク層９の膜厚を薄くできる。したがって、窒化シリコンからなる第２マスク層９を用いたエッチングが可能であると共に、この第２マスク層９の除去も容易になる。
【００４３】
また、図２（５）を用いて説明したように、第２マスク層９をマスクにしたエッチングによって、第２絶縁膜５に接続孔１５ｂが形成されるため、メタルマスクからなる第１マスク層８をマスクとしたエッチングは、第１絶縁膜４と第３絶縁膜６のエッチングだけで良い。このため、メタルマスクのスパッタによる残差物の発生を最小限に抑えることも可能である。
【００４４】
尚、実施例１のエッチング装置及び条件は一例に過ぎず、本発明の主旨を逸脱しない範囲において適宜変更出来る事は言うまでも無い。
【００４５】
【発明の効果】
以上説明した本発明の半導体装置の製造方法によれば、配線溝の底部に接続孔を形成する工程において、配線溝の開口上部の肩落ち、後退、及び膜厚減少を抑制することが可能になり、この配線溝内に形成される埋め込み配線間の短絡のない、信頼性の高い半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための断面工程図（その１）である。
【図２】本発明の実施形態を説明するための断面工程図（その２）である。
【図３】本発明の実施形態を説明するための断面工程図（その３）である。
【図４】従来の製造方法を説明するための断面工程図である。
【符号の説明】
３…基板、４…第１絶縁膜、５…第２絶縁膜、６…第３絶縁膜、７…第４絶縁膜、８…第１マスク層、９…第２マスク層、１０…第３マスク層、１０ａ，１３ａ…溝開口（配線溝の開口）、１１…レジストパターン、１２ｂ…接続用開口（接続孔の開口）、１４ａ…配線溝、１５ｂ…接続孔、２２…配線層
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特には層間絶縁膜に形成された溝および孔内に導電性材料を埋め込む埋め込み配線技術を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化および高機能化に伴い、配線の微細化、配線ピッチの縮小化が進んでいる。このような配線幅の微細化、配線ピッチの縮小化は、配線および配線間スペースのアスペクト比を大きくし、この結果、レジストパターンをマスクに用いた配線のパターンエッチングが困難となっている。
【０００３】
そこで、層間絶縁膜に形成された配線溝や、配線溝の底面に形成された接続孔とを金属（Ａｌ、Ｃｕなど）のメッキなどで埋め込み、ＣＭＰにより表面の金属を研磨する埋め込み配線形成技術（いわゆるダマシンプロセス、デュアルダマシンプロセス）が開発された。
【０００４】
次に、図４に基づいて埋め込み配線技術を用いた半導体装置の製造方法を説明する。先ず、図４（１）に示すように、トランジスタや配線などが形成された基板１０１上に、接続孔が形成される第１絶縁膜１０２を形成し、さらにこの上部に配線溝が形成される第２絶縁膜１０３を形成する。これらの第１絶縁膜１０２および第２絶縁膜１０３には、配線間容量を低減するために、有機材料やその他の低誘電率の材料が用いられる。次に、第２絶縁膜１０３上に、酸化シリコンや窒化シリコンやメタル材料からなる第１マスク層１０４，第２マスク層１０５をこの順に形成する。その後、図４（２）に示すように、レジストパターン１０６をマスクにしたエッチングによって、第２マスク層１０５に配線溝の開口を形成し、配線溝マスク１０５ａを形成する。
【０００５】
次に、レジストパターン１０６を除去した後、図４（３）に示すように、新たなレジストパターン１０７をマスクにしたエッチングによって、第１マスク層１０４に接続孔の開口を形成し、接続孔マスク１０４ａを形成する。この際、接続孔マスク１０４ａの開口が、配線溝マスク１０５ａの開口内に配置されるようにする。
【０００６】
そして、さらに引き続き、第２絶縁膜１０３および第１絶縁膜１０２をエッチングし、第１絶縁膜１０２に接続孔１０２ａを形成する。この際、レジストパターン１０７はエッチング除去され、最終的には接続孔マスク１０４ａをマスクにしたエッチングが行われることになる。次いで、図４（４）に示すように、配線溝マスク１０５ａをマスクにして、接続孔マスク１０４ａ及び第２絶縁膜１０３をエッチングすることで、接続孔１０２ａ上に配置された配線溝１０３ｂを第２絶縁膜１０３に形成する。
【０００７】
以上の後、ここでの図示は省略したが、接続孔１０２ａおよび配線溝１０３ｂの内壁を覆うバリアメタル膜を介して、これらの内部を埋め込むように配線材料膜を成膜し、配線溝マスク１０５ａが露出するまで配線材料膜をＣＭＰ研磨する。これにより、配線溝１０３ｂとその底部に開口する接続孔１０２ａの内部に埋め込み配線を形成する（以上、例えば下記特許文献１参照）。
【０００８】
【特許文献１】
特開２００１−４４１８４９（第１図参照）
【０００９】
【発明が解決しようとする課題】
ところで、上述したような、配線溝とその底部に開口する接続孔とを形成し、その内部に埋め込み配線を形成する、いわゆるデュアルダマシンプロセスにおいては、接続孔が形成される第１絶縁膜、および配線溝が形成される第２絶縁膜が多層構造となる場合がある。例えば、基板に銅配線が形成されている場合、接続孔が形成される第１絶縁膜は、通常、銅の拡散を防止するための拡散防止膜（例えばＳｉＯＣ膜，ＳｉＣ膜，またはＳｉＣＮ膜）とその上層の低誘電膜（例えばＳｉＯＣＨ膜）との２層構造となる。また、第２絶縁膜は、第１絶縁膜に対してエッチング選択比を高くするため、下層に有機低誘電率膜（例えばポリアリールエーテル）を用い、さらに配線材料膜をＣＭＰ研磨する際のストッパ層とするため上層にシリコン系膜を用いた２層構造となる場合がある。そして、特に、上層のシリコン系膜は、層間絶縁膜として残されるため、低誘電率膜（例えばＳｉＯＣＨ膜）を用いることが検討されている。
【００１０】
しかしながら、第１絶縁膜および第２絶縁膜をこのような多層構造とした場合、図４（３）を用いて説明したように、接続孔マスク１０４ａをマスクにしたエッチングによって第１絶縁膜１０２に接続孔１０２ａを形成し、図４（４）を用いて説明したように、配線溝マスク１０５ａをマスクにしたエッチングによって第２絶縁膜１０３に配線溝１０３ａを形成する方法では、接続孔マスク１０４ａまたは配線溝マスク１０５ａが、エッチングマスクとしての役割を十分に果たすことができず、配線溝１０３ａの上方肩部が削れ、開口径が広がることが懸念される。
【００１１】
そして、このような配線溝の開口径の広がりは、配線溝内に埋め込まれる配線間をショートさせる要因となる。
【００１２】
そこで本発明は、多層化された層間絶縁膜に埋め込み配線間のショートを引き起こすことなく配線溝とこの底部の接続孔とを形成することが可能な半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、次の第１〜第６工程をこの順に行うことを特徴としている。先ず、第１工程では、基板上に第１絶縁膜、第２絶縁膜、第３絶縁膜、および第４絶縁膜をこの順に形成し、さらに第１マスク層、第２マスク層、および第３マスク層をこの順に形成する。次の第２工程では、第３マスク層に配線溝の開口を形成する。その後の第３工程では、第３マスク層上に、当該第３マスク層に形成された配線溝の開口と重なる接続孔の開口が形成されたレジストパターンを形成し、当該レジストパターンをマスクに用いたエッチングによって、前記第２マスク層、第１マスク層、第４絶縁膜、および第３絶縁膜に接続孔の開口を形成すると共に、当該レジストパターンを除去する。次いで、第４工程では、第３マスク層上からのエッチングにより、前記第２マスク層および第１マスク層に配線溝の開口を形成する。その後、第５工程では、第３マスク層および第２マスク層上からのエッチングにより、前記第４絶縁膜に配線溝を形成すると共に前記第２絶縁膜に接続孔を形成すると共に、当該第３マスク層をエッチング除去する。そして、第６工程では、第２マスク層および第１マスク層上からのエッチングにより、前記第１絶縁膜に接続孔を形成すると共に第２マスク層を除去する。
【００１４】
このような製造方法では、配線溝およびその底部の接続孔を形成するためのマスクを、第１マスク層、第２マスク層、および第３マスク層の３層構造にした。これにより、２層構造のマスクを用いた場合と比較して、より多層に積層された絶縁膜のパターンエッチングにおいて、当該絶縁膜を構成する各層のパターンエッチングに対して、より高い選択比でのエッチングを行うことが可能になり、パターンの開口上部の肩くずれが防止される。特に、第１マスク層をメタルマスクとした場合、この第１マスク層は、配線溝および接続孔の内部に埋め込まれた配線層のＣＭＰ研磨の際に、同時に除去されるため、配線層の形成前に、絶縁膜上に残しておくことができる。したがって、エッチングの最終段階まで、この第１マスク層をマスクに用いたエッチングを行うことができるため、上述したようパターンの型くずれを確実に防止できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、基板上を覆う層間絶縁膜に、配線溝とその底面から基板に達する接続孔を形成し、さらに接続孔および配線溝内を埋め込む埋め込み配線を形成する方法を説明する。
【００１６】
先ず、図１（１）に示すように、層間絶縁膜１に形成された配線溝内に銅等からなる配線２が埋め込まれてなる基板３を用意する。
【００１７】
そして、この基板３上に、配線２の拡散防止膜となる第１絶縁膜４を形成する。このため、この第１絶縁膜（拡散防止膜）４は、例えばＳｉＣまたはＳｉＣＮを用いて形成されることとする。また、第１絶縁膜４は、膜中に、Ｓｉ、Ｃ、Ｏ、Ｈ等を含む膜であっても良い。
【００１８】
次に、この第１絶縁膜４上に、第１絶縁膜４と共に接続孔が形成される第２絶縁膜５を形成する。この第２絶縁膜５は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましく、少なくとも、Ｓｉ、Ｏ、Ｃ、Ｈをその組成中に含む材料からなることとする。そこで、この第２絶縁膜５は、例えば、ＳｉＯＣＨを含むＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜として形成されることとする。また、第２絶縁膜５は、多孔質材料を用いて形成されても良い。
【００１９】
さらに、この第２絶縁膜５上に、第３絶縁膜６を形成する。この第３絶縁膜６は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましく、さらに第４絶縁膜７のエッチングストッパとなる材料が好ましい。このため、この第３絶縁膜は、例えばＰＡＥ（ポリアリルエーテル）や、他の組成の有機膜からなることとする。また、第２絶縁膜５は、多孔質材料を用いて形成されても良い。
【００２０】
そして、この第３絶縁膜６上に、第３絶縁膜６と共に配線溝が形成される第４絶縁膜７を形成する。この第４絶縁膜７は、配線間容量の低下を目的として低誘電率材料で構成されることが好ましい。このため、この第４絶縁膜７は、少なくとも、Ｓｉ、Ｏ、Ｃ、Ｈをその組成中に含む材料からなることとし、ここでは例えば、ＳｉＯＣＨ膜からなることとする。
【００２１】
次に、これらの第４絶縁膜７上に、無機材料からなる第１マスク層８を形成する。この第１マスク層８は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ、ＷＳｉＮ、等の金属を用いたメタルマスクであることとする。この第１マスク層８は、これらの金属膜を用いた単層膜または積層膜として構成され、以降の工程で形成される埋め込み配線の最下層を構成するバリアメタル層を同様の材料を用いることで、最終工程で行われるＣＭＰ研磨の効率を確保することが好ましい。このため、第１マスク層８としては、例えば、少なくともＴａを含む金属膜、あるいは少なくともＴｉを含む金属膜、あるいは少なくともＷを含む金属膜のいずれか１層、あるいは、複数の膜からなる積層膜として形成する。特に、少なくともＴａを含む金属膜としては、Ｔａの他、ＴａＮが用いられる。また、第１マスク層８は、アライメント光が透過するに十分薄い膜厚で形成されることとする。
【００２２】
以下に、第１マスク層８がＴａ（タンタル）からなる場合の成膜条件の一例を下記に示す。
Ｔａの成膜条件
装置 ：マグネトロンスパッタリング装置
ＤＣパワー ：６ｋＷ
ガス／流量 ：Ａｒ／１０ｓｃｃｍ
圧力 ：０．４Ｐａ
基板温度 ：１５０℃
Ｔａｒｇｅｔ−Ｗａｆｅｒ間距離：６０ｍｍ
【００２３】
次に、第１マスク層８上に、無機材料からなる第２マスク層９を形成する。ここでは、次に形成する第３マスク層１０のエッチングストパとなる材料を用いて、第２マスク層９を形成することとする。そこでここでは、窒化シリコン、炭化シリコン、または窒化炭化シリコンなどからなる第２マスク層９を形成する。
【００２４】
またさらに、この第２マスク層９上に、無機材料からなる第３マスク層１０を形成する。ここでは、下層の第２マスク層９に対して高いエッチング選択比を有する材料を用いた第３マスク層１０を形成することとる。そこでここでは、酸化シリコンからなる第３マスク層１０を形成する。
【００２５】
以上の後、図１（２）に示すように、第３マスク層１０に、配線溝の開口（溝用開口）１０ａをパターン形成する。ここでは、先ず、第３マスク層１０上に、レジストパターン（図示省略）を形成し、これをマスクに用いて第３マスク層１０をエッチングする。以下に、酸化シリコンからなる第３マスク層１０のエッチング条件の一例を示す。
【００２６】
酸化シリコンからなる第３マスク層１０のエッチング条件
装置 ：平行平板型エッチング装置
ソースパワー ：１４００Ｗ
ＲＦバイアスパワー：８００Ｗ
ガス＝流量 ：Ｃ４Ｆ８／Ａｒ／Ｏ２＝１５／２００／８ｓｃｃｍ
圧力 ： ５Ｐａ
基板温度 ：２０℃
【００２７】
このような酸化シリコンからなる第３マスク層１０の、例えば窒化シリコンからなる第２マスク層９に対するエッチング選択比は１０以上ある。このため、例えば、３０％のオーバーエッチングとなるようエッチング時間を設定することで、下地掘れ無く、確実に第３マスク層１０をパターニングする。
【００２８】
次に、図１（３）に示すように、第３マスク層１０上に、この第３マスク層１０に形成された溝用開口１０ａと重なる接続孔の開口（接続用開口）１１ｂが形成されたレジストパターン１１を形成する。そして、このレジストパターン１１をマスクに用いたエッチングによって、第２マスク層９、第１マスク層８、第４絶縁膜７、および第３絶縁膜８に接続用開口１２ｂを形成する。尚、レジストパターンの接続用開口１１ｂ内に第３マスク層１０が露出している場合には、この第３マスク層１０もエッチングする。
【００２９】
これらの層のエッチングには、例えば、平行平板型プラズマエッチング装置を用い、順次エッチング条件を切り換えたエッチングを行う。そして、酸化シリコンからなる第３マスク層１０のエッチングには、Ｃ４Ｆ８／Ａｒ／Ｏ２をエッチングガスに用いる。また、窒化シリコンからなる第２マスク層９およびＴａからなる第１マスク層８には、ＣＨＦ３／Ａｒ／Ｏ２をエッチングガスに用いる。さらに、ＳｉＯＣＨからなる第４絶縁膜７には、Ｃ４Ｆ８／Ａｒ／Ｏ２をエッチングガスに用いる。以上のエッチングは、エッチング雰囲気内のガス圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１８．０ｋＷ程度、基板温度＝約２０℃に設定して行われる。
【００３０】
また、ＰＡＥからなる第３絶縁膜６のエッチングには、少なくともＮＨ３を含むガス系が用いられ、エッチング条件は、例えば圧力＝０．５〜４０．０Ｐａ、ソースパワー＝０．４〜１．８ｋＷ、ＲＦバイアスパワー＝１５０〜１４００Ｗ、基板温度＝約２０℃に設定される。このＰＡＥからなる第３絶縁膜６のエッチングの際には、同じく有機材料からなるレジストパターン１１のエッチングも進む。このため、最終的には、レジストパターン１１が除去され、上部に第３マスク層１０が積層された第２マスク層９をマスクにして、第３絶縁膜６のエッチングが行われる。
【００３１】
以上の後、図２（４）に示すように、酸化シリコンからなる第３マスク層１０をマスクとしたエッチングにより、窒化シリコンからなる第２マスク層９およびＴａからなる第１マスク層８に溝開口１３ａを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝ＣＨ２Ｆ２／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。
【００３２】
尚、このエッチングにおいては、オーバーエッチングを行うことで、第４絶縁膜７上部のエッチングが進むと共に、接続用開口１２ｂの開口底部に露出している第２絶縁膜５の表面層のエッチングも進むことになる。
【００３３】
次に、図２（５）に示すように、第３マスク層１０および第２マスク層９上からのエッチングにより、第４絶縁膜７に配線溝１４ａを形成すると共に、この第４絶縁膜７と同質の材料からなる第２絶縁膜５に接続孔１５ｂを形成する。この際、例えば、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝Ｃ４Ｆ８／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。尚、このエッチングにおいては、同時に第３マスク層１０のエッチング除去が行われ、最終的に第２マスク層９をマスクにしたエッチングが行われる。
【００３４】
次に、図２（６）に示すように、第２マスク層９および第１マスク層８上からのエッチングにより、第１絶縁膜４に接続孔１５ｂを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、エッチングガス＝ＣＨ２Ｆ２／Ａｒ／Ｏ２、圧力＝２〜５Ｐａ程度、ソースパワー＝１〜２ｋＷ程度、ＲＦバイアスパワー＝０．５〜１．８ｋＷ程度、基板温度＝約２０℃に設定したエッチングが行われる。尚、このエッチングにおいては、同時に第２マスク層９のエッチング除去が行われ、最終的に第１マスク層８をマスクにしたエッチングが行われる。
【００３５】
次に、図２（７）に示すように、第１マスク層８上からのエッチングにより、第３絶縁膜６に配線溝１４ａを形成する。この際、一般的な平行平板型プラズマエッチング装置を用い、少なくともＮＨ３を含むガス系が用いられ、エッチング条件は、例えば圧力＝０．５〜４０．０Ｐａ、ソースパワー＝０．４〜１．８ｋＷ、ＲＦバイアスパワー＝１５０〜１４００Ｗ、基板温度＝約２０℃に設定される。
【００３６】
以上の後、図３（８）に示すように、接続孔１５ｂおよび配線溝１４ａの内壁を覆う状態で、バリアメタル層２０を形成する。このバリアメタル層２０は、第１マスク層８と同質材料で構成されることが好ましく、少なくともＴａを含む金属膜、あるいは少なくともＴｉを含む金属膜、あるいは少なくともＷを含む金属膜のいずれか１層、あるいは、これらの積層膜として形成する。ここでは、例えば、Ｔａからなるバリアメタル層２０を形成する。次いで、接続孔１５ｂおよび配線溝１４ａの内部を埋め込む状態で、銅膜からなる配線層２１を形成する。
【００３７】
次に、図３（９）に示すように、配線層２１の表面側から、配線層２１、バリアメタル層２０、および第１マスク層８のＣＭＰ研磨を行い、第４絶縁膜７を露出させる。これにより、接続孔１５ｂおよび配線層１４ｂ内に埋め込まれ、バリアメタル層２０を介して基板３の銅配線２に接続された埋め込み配線２２ａが形成される。
【００３８】
尚、第１マスク層８のＣＭＰ研磨の際には、第４絶縁膜７をストッパとしたＣＭＰ研磨を行う。これにより、第４絶縁膜７は膜減りするが、その一部は残されて第３絶縁膜６と共に配線溝１４ａの一部を構成する層間絶縁膜部分となる。
【００３９】
以上説明した製造方法によれば、配線溝１４ａおよびその底部の接続孔１５ｂを形成するためのマスクを、第１マスク層７、第２マスク層８、および第３マスク層９の３層構造にした。これにより、従来の技術において図４を用いて説明したような２層構造のマスクを用いた場合と比較して、第１絶縁膜４〜第４絶縁膜７のパターンエッチングにおいて、当該各絶縁膜４〜７のパターンエッチングに対して、より高い選択比でのエッチングを行うことが可能になり、パターンの開口上部の肩くずれを防止することが可能になる。
【００４０】
特に、第１マスク層８がメタルマスクであるため、この第１マスク層８は、図３（９）を用いて説明したように、配線溝１４ａおよび接続孔１５ｂの内部に埋め込まれた配線層２０のＣＭＰ研磨の際に、特に手間を掛けることなく同時に除去される。したがって、配線層２０の形成前に、第４絶縁膜７を除去する必要はなく、エッチングの最終段階まで、この第１マスク層８をマスクに用いたエッチングを行うことが可能である。これにより、上述したようパターンの肩くずれを確実に防止できる。この結果、配線溝１４ａの開口径の広がりを防止でき、配線間の短絡のない、信頼性の高い半導体装置を得ることが可能になる。
【００４１】
つまり、メタルマスク層を用いない場合には、研磨レートの関係からＣＭＰ研磨においてフラットな面を得ることが困難になるため、ＣＭＰ研磨の前にマスク層を除去しておく必要がある。この場合、接続孔１５ｂが基板３に達した状態でマスク層の除去を行うと、基板３にダメージが加わるため、基板３上に第１絶縁膜４を残した状態でマスク層の除去が行われることになる。このため、第１絶縁膜４に接続孔１５ｂを形成する際には、マスク層なしで、つまり第４絶縁膜７の表面が露出した状態で第１絶縁膜４のエッチングが行われることになる。ここで、第１絶縁膜４を構成するＳｉＯＣ膜と、第４絶縁膜７を構成するＳｉＯＣＨ膜とは、エッチング選択比が１程度でしかない。このため、第１絶縁膜４に接続孔１５ｂを形成するためのエッチングにおいて、第４絶縁膜７の開口上部のエッチングによる肩くずれを避けることはできないのである。
【００４２】
また、本実施形態においては、メタルマスク層からなる第１マスク層８上に、窒化シリコンからなる第２マスク層９と酸化シリコンからなる第３マスク層１０との２層の無機マスク層を設けている。そして、図２（４）に示すように、第２マスク層８に溝用開口１３ａを形成するためのマスクとして、第３マスク層１０を用いることで、窒化シリコンからなる第２マスク層９の膜厚を薄くできる。したがって、窒化シリコンからなる第２マスク層９を用いたエッチングが可能であると共に、この第２マスク層９の除去も容易になる。
【００４３】
また、図２（５）を用いて説明したように、第２マスク層９をマスクにしたエッチングによって、第２絶縁膜５に接続孔１５ｂが形成されるため、メタルマスクからなる第１マスク層８をマスクとしたエッチングは、第１絶縁膜４と第３絶縁膜６のエッチングだけで良い。このため、メタルマスクのスパッタによる残差物の発生を最小限に抑えることも可能である。
【００４４】
尚、実施例１のエッチング装置及び条件は一例に過ぎず、本発明の主旨を逸脱しない範囲において適宜変更出来る事は言うまでも無い。
【００４５】
【発明の効果】
以上説明した本発明の半導体装置の製造方法によれば、配線溝の底部に接続孔を形成する工程において、配線溝の開口上部の肩落ち、後退、及び膜厚減少を抑制することが可能になり、この配線溝内に形成される埋め込み配線間の短絡のない、信頼性の高い半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための断面工程図（その１）である。
【図２】本発明の実施形態を説明するための断面工程図（その２）である。
【図３】本発明の実施形態を説明するための断面工程図（その３）である。
【図４】従来の製造方法を説明するための断面工程図である。
【符号の説明】
３…基板、４…第１絶縁膜、５…第２絶縁膜、６…第３絶縁膜、７…第４絶縁膜、８…第１マスク層、９…第２マスク層、１０…第３マスク層、１０ａ，１３ａ…溝開口（配線溝の開口）、１１…レジストパターン、１２ｂ…接続用開口（接続孔の開口）、１４ａ…配線溝、１５ｂ…接続孔、２２…配線層
Claims (7)
- 基板上に第１絶縁膜、第２絶縁膜、第３絶縁膜、および第４絶縁膜をこの順に形成し、さらに第１マスク層、第２マスク層、および第３マスク層をこの順に形成する第１工程と、
前記第３マスク層に配線溝の開口を形成する第２工程と、
前記第３マスク層上に、当該第３マスク層に形成された配線溝の開口と重なる接続孔の開口が形成されたレジストパターンを形成し、当該レジストパターンをマスクに用いたエッチングによって、前記第２マスク層、第１マスク層、第４絶縁膜、および第３絶縁膜に接続孔の開口を形成すると共に当該レジストパターンを除去する第３工程と、
前記第３マスク層上からのエッチングにより、前記第２マスク層および第１マスク層に配線溝の開口を形成する第４工程と、
前記第３マスク層および第２マスク層上からのエッチングにより、前記第４絶縁膜に配線溝を形成すると共に前記第２絶縁膜に接続孔を形成し、当該第３マスク層をエッチング除去する第５工程と、
前記第２マスク層および第１マスク層上からのエッチングにより、前記第１絶縁膜に接続孔を形成すると共に第２マスク層を除去する第６工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第６工程の後、前記接続孔及び前記配線溝の内部を埋め込む配線層を形成し、前記第４絶縁膜が露出するまで当該配線層の表面を研磨除去する工程を行う
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１マスク層、第２マスク層および前記第３マスク層は、無機マスクである
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１マスク層は、金属材料を用いたメタルマスク層である
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第１絶縁膜は、前記基板の表面層に形成された配線材料の拡散防止膜である
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第２絶縁膜と前記第４絶縁膜とは、Ｓｉ、Ｏ、Ｃ、Ｈを含む低誘電率材料からなる
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第３絶縁膜は有機材料からなり、
前記第３工程では、当該第３絶縁膜をエッチングする際に前記レジストパターンが同時に除去される
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098780A JP2004311477A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003098780A JP2004311477A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311477A true JP2004311477A (ja) | 2004-11-04 |
Family
ID=33463417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003098780A Abandoned JP2004311477A (ja) | 2003-04-02 | 2003-04-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311477A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531450B2 (en) | 2006-06-07 | 2009-05-12 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having contact hole with high aspect-ratio |
| JP2009522803A (ja) * | 2006-01-09 | 2009-06-11 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| JP5201326B2 (ja) * | 2005-10-06 | 2013-06-05 | 日本電気株式会社 | 多層配線の製造方法 |
| US9337081B2 (en) | 2012-09-05 | 2016-05-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2017085093A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-04-02 JP JP2003098780A patent/JP2004311477A/ja not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5201326B2 (ja) * | 2005-10-06 | 2013-06-05 | 日本電気株式会社 | 多層配線の製造方法 |
| JP2009522803A (ja) * | 2006-01-09 | 2009-06-11 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| US7998761B2 (en) | 2006-01-09 | 2011-08-16 | Seoul Opto Device Co., Ltd. | Light emitting diode with ITO layer and method for fabricating the same |
| JP4861437B2 (ja) * | 2006-01-09 | 2012-01-25 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| US7531450B2 (en) | 2006-06-07 | 2009-05-12 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device having contact hole with high aspect-ratio |
| US9337081B2 (en) | 2012-09-05 | 2016-05-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9607884B2 (en) | 2012-09-05 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2017085093A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7259089B2 (en) | Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape | |
| JP2006041039A (ja) | 半導体装置の製造方法 | |
| JP2004063859A (ja) | 半導体装置の製造方法 | |
| KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5400355B2 (ja) | 半導体装置 | |
| JP2006253645A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2004311477A (ja) | 半導体装置の製造方法 | |
| JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| KR101024871B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP4797821B2 (ja) | 半導体装置の製造方法 | |
| KR100917099B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| JP2007281197A (ja) | 半導体装置及びその製造方法 | |
| JP2002217289A (ja) | 半導体装置及びその製造方法 | |
| KR100996160B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JP2004031637A (ja) | 配線構造の形成方法 | |
| KR100688719B1 (ko) | 반도체 금속 배선 형성 방법 | |
| JP2005217223A (ja) | 半導体装置の製造方法 | |
| JP2009088013A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060327 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A762 | Written abandonment of application |
Effective date: 20070628 Free format text: JAPANESE INTERMEDIATE CODE: A762 |