JP5201326B2 - 多層配線の製造方法 - Google Patents

多層配線の製造方法 Download PDF

Info

Publication number
JP5201326B2
JP5201326B2 JP2007539991A JP2007539991A JP5201326B2 JP 5201326 B2 JP5201326 B2 JP 5201326B2 JP 2007539991 A JP2007539991 A JP 2007539991A JP 2007539991 A JP2007539991 A JP 2007539991A JP 5201326 B2 JP5201326 B2 JP 5201326B2
Authority
JP
Japan
Prior art keywords
insulating film
film
mask
etched
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007539991A
Other languages
English (en)
Other versions
JPWO2007043634A1 (ja
Inventor
浩人 大竹
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007539991A priority Critical patent/JP5201326B2/ja
Publication of JPWO2007043634A1 publication Critical patent/JPWO2007043634A1/ja
Application granted granted Critical
Publication of JP5201326B2 publication Critical patent/JP5201326B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、溝配線を有する多層配線構造の製造方法に関する。
近年の超ＬＳＩデバイスでは、数ｍｍ角のチップに数百万個以上の素子を集積する必要があるため、素子を微細化、多層化することが不可欠である。特にデバイス動作速度の高速化のため、配線抵抗および層間容量の低減が重要な課題となる。
配線抵抗および層間容量の低減のために、銅を配線材料に、シリコン酸化膜より誘電率の低い膜を層間絶縁膜に用いる方法が用いられている。
銅配線は、低抵抗かつ高信頼性のため、次世代配線材料としてもっとも注目されているものである。しかし、銅は従来のメタル材料と異なり、ドライエッチングによる加工が難しいため、埋め込み配線技術（ダマシン法）が行われている。さらに、層間容量を低減させるため、配線層間膜として空孔（ポア）を内包した低誘電率膜が提案されている。低誘電率膜／銅配線の形成方法としては、例えば図８のような工法が提案されている。
まず、図８（ａ）に示すように、半導体基板、例えばシリコンウエハ１上に、例えばＭＯＳ構造を持つトランジスタ２を形成し、トランジスタ部分を覆うように例えばシリコン酸化膜３を絶縁膜として成膜し、トランジスタと配線部分をつなぐコンタクト４を例えばタングステンによって形成する。次に層間絶縁膜のエッチングストッパーとしてシリコン炭窒化膜５をＣＶＤ法により形成する。さらにシリコン炭窒化膜５上に層間絶縁膜として、例えばＣＶＤ法によりポーラスＳｉＯＣＨ膜６を形成する。ここでポーラスＳｉＯＣＨ膜６としては比誘電率が２．７以下のものが多く使われる。さらにポーラスＳｉＯＣＨ膜６のキャップ層としてシリコン酸化膜７を形成する。次に、シリコン酸化膜上にフォトレジスト層８を形成し、フォトリソグラフィー技術等を用いてフォトレジスト層８に開口溝を形成する。
図８（ｂ）に示すように、フォトレジスト層８をマスクとして、シリコン酸化膜７およびポーラスＳｉＯＣＨ膜６をエッチングし、図８（ｃ）で示すように、フォトレジストを酸素プラズマなどで剥離する（アッシング工程。）。その後、図８（ｄ）においては、エッチングストッパーであるシリコン炭窒化膜５をエッチングし、下層とのコンタクトを形成する。その後、図８（ｅ）において、バリア、スパッタ銅膜をスパッタしたあと、Ｃｕめっきを行うことで、銅を埋め込み、化学的機械的研磨法（ＣＭＰ法）で研磨することによって、銅配線９が形成される。さらに、図８（ｆ）において、銅の拡散を抑制するキャップ膜１０が形成され、上層配線とを繋ぐビア層間膜の形成がなされ、これを繰り返すことにより、多層配線を形成している。
以上述べた従来技術では、ダマシン工法が用いられている。しかしながら、ポーラスＳｉＯＣＨなどの低誘電率膜はアッシングにより膜中の炭素成分（メチル基）が引き抜かれて誘電率が高くなることが、例えば、非特許文献１などに示されている。これが一般にアッシングダメージと呼ばれるものである。この抑制のために、非特許文献２などに示されるような低ダメージアッシング技術が検討されているが、完全にダメージを抑制することは難しい。そこで、非特許文献３などのようにハードマスクを使用した方法がある。
ハードマスクを使用したダマシン工法としては、図９に示したデュアルダマシン法がある。まず、図８と同様にシリコン酸化膜７までを形成する。次に、図９（ａ）において、シリコン酸化膜７上に例えばシリコン窒化膜１８を形成する。その後、図９（ｂ）において、シリコン窒化膜１８上にフォトレジスト層１９を形成し、フォトリソグラフィー技術等を用いてフォトレジスト層に開口溝を形成する。図９（ｃ）に示すように、フォトレジスト層１９をマスクとして、シリコン窒化膜１８をエッチングし、フォトレジストを酸素プラズマなどで剥離する。このとき、ポーラスＳｉＯＣＨ膜６はアッシングプラズマに曝されないので、ダメージを回避できる。その後、図９（ｄ）に示すように、シリコン窒化膜１８に形成されたトレンチパターンをマスクとして、シリコン酸化膜７、ポーラスＳｉＯＣＨ膜６、シリコン炭窒化膜５をエッチングし、下層とのコンタクトを形成する。その後、図９（ｅ）に示すように、バリア、スパッタ銅膜をスパッタしたあと、Ｃｕめっきを行うことで、銅を埋め込み、図９（ｆ）に示すように、化学的機械的研磨法（ＣＭＰ法）で研磨することによって、銅配線２０が形成される。さらに、図９（ｇ）に示すように銅の拡散を抑制するキャップ膜２１が形成され、上層配線とを繋ぐビア層間膜の形成がなされ、これを繰り返すことにより、多層配線を形成している。
この方法を使用することでアッシングダメージは抑制できるが、図１０（ａ）のようにハードマスク材料と低誘電率膜とのエッチング選択比が確保できないと、ハードマスク肩落ちによる寸法ばらつきやショート増大などの問題を生じる可能性がある。また、図１０（ｂ）のように選択比や肩落ちがウエハ面内で異なると、配線抵抗の面内ばらつきを生じることになる。そこで上記シリコン窒化膜１８の代わりに金属材料を使用することによりハードマスク材料との選択比を増大させる方法が特許文献１、特許文献２、特許文献３、特許文献４、特許文献５などに提案されている。
特許第３３９０３２９号公報 特許第３３４８７０６号公報 特開２００１−３５８２１８号公報 特開２００３−１７９１３６号公報 特開２００３−１００８７１号公報 特開２００４−０４７８７３号公報
Journal of Vacuum Science and Technology, 2004 March/April, vol. B22、no. 2、 548ページ Article of International Interconnect Conference 2003、 147ページ International Electron Device Meeting 2002、599ページ
アッシング工程の際、ハードマスクに金属材料を用いることにより、ハードマスクとの選択性、肩落ち抑制は可能となる。
しかし、図１１（ａ）、（ｂ）、（ｃ）に示すような、いくつかの問題がある。例えば、図１１（ａ）に示すように、バリアメタル成膜前には、下層配線とのコンタクト信頼性を向上させるために、Ａｒプラズマなどでのスパッタ（ＲＦスパッタ）を行っているが、金属材料が全面に存在するウエハでＲＦスパッタを行うと、スパッタチャンバー内に多くのパーティクルを発生させる懸念がある。
また、図１１（ｂ）に示すように、エッチング装置ではウエハと基板の密着性確保のために、直流の電圧を印加することでウエハに電荷を蓄積させて電界の力で吸着させる静電チャックを用いているが、この場合にも全面に金属材料があると密着不良や、逆に基板からはがせなくなるなどの問題が生じる可能性がある。
さらに、図１１（ｃ）に示すように、金属材料によってはバリア材料との密着性が確保できない可能性があり、この場合には配線形成が不能になる。
そこで、本発明は、低誘電率膜を用いたダマシン配線において、面内均一性が高く、かつ、低誘電率膜のダメージが低い多層配線の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の多層配線の製造方法は、第１の被エッチング絶縁膜上に第１のマスク用絶縁膜を形成する工程と、前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、前記第２のマスク用絶縁膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記第２のマスク用絶縁膜、金属または金属化合物膜を順次エッチングした後に前記レジストパターンを剥離する工程と、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜とをマスクとして、前記第１のマスク用絶縁膜、前記第１の被エッチング絶縁膜をエッチングする工程と、を含み、前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする。
上記本発明の多層配線の製造方法において、前記エッチング工程で形成された溝あるいは孔に対し、バリア膜及びＣｕスパッタ膜をスパッタした後Ｃｕめっきを行い、Ｃｕ膜を形成する工程と、前記Ｃｕ膜、前記バリア膜、前記第２のマスク用絶縁膜、前記金属または金属化合物膜、前記第１のマスク用絶縁膜の一部を化学的機械的研磨して除去する工程と、を含むことが好ましい。また、前記金属または金属化合物膜が、チタン、タンタル、タングステン、アルミニウムまたは、それらを１種類以上含む合金、および前記金属の酸化物あるいは窒化物であることが好ましい。さらに、前記第２のマスク用絶縁膜がシリコン酸化膜であること、が好ましい。また、前記第１のマスク用絶縁膜の全てを化学的機械的研磨すること、前記第１のマスク用絶縁膜がシリコン酸化膜であるか、または、シリコン酸化膜よりも低い比誘電率を持つこと、が好ましい。
また、本発明の多層配線の製造方法は、第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記ビア孔レジストパターンをマスクに前記第２のマスク用絶縁膜、前記金属または金属化合物膜、前記第１のマスク用絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、前記第１のマスク用絶縁膜に形成されたビア孔パターンをマスクとして、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程とを含み、前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする。
また、本発明の多層配線の製造方法は、第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第２のマスク用絶縁膜、金属または金属化合物膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、前記第１のマスク用絶縁膜と前記第２の被エッチング絶縁膜に形成されたビア孔パターンをマスクとして、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、を含み、前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする。
また、本発明の多層配線の製造方法は、第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第２のマスク用絶縁膜、金属または金属化合物膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成された前記トレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、を含み、前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする。
このように、本発明においては、ビア孔パターンのエッチングが、第２の被エッチング絶縁膜まで、あるいは第１の被エッチング絶縁膜までエッチングしておいてもよい。また、後述のように、デュアルダマシンの形成方法としては、トレンチ溝パターンを先に形成するトレンチファースト工法でもよい。
また、本発明の多層配線の製造方法は、第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜、第２のマスク用絶縁膜をこの順に成膜する工程と、前記第２のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、前記金属または金属化合物の上面に第３のマスク用絶縁膜を形成する工程と、前記第３のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第３のマスク用絶縁膜、金属または金属化合物膜、前記第２のマスク用絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、さらにトレンチ溝レジストパターンを前記第３のマスク用絶縁膜上に形成し、前記第３のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、前記第２のマスク用絶縁膜に形成されたビア孔パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第３のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第２のマスク用絶縁膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、を含み、前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つとことを特徴とする。
さらに、本発明の配線構造の製造方法は、少なくともシリコン酸化膜よりも低い比誘電率を持つ絶縁膜の１層からなる層間絶縁膜にレジストマスクを用いてビア孔及びトレンチ溝の内のいずれか一方を形成し、アッシングによって前記レジストマスクを除去することを含む配線構造の製造方法において、前記レジストマスクを形成する前に、前記層間絶縁膜上に第１のマスク用絶縁膜、金属または金属化合物からなるハードマスク、及び第２のマスク用絶縁膜をこの順で形成し、前記レジストマスクを用いて前記層間絶縁膜をエッチングしてビア孔及びトレンチ溝の内のいずれか一方を形成した後、アッシングによって前記レジストマスクを除去する際に前記第２のマスク用絶縁膜を前記ハードマスクからのパーティクルの発生防止用に使用することを特徴とする。
本発明により、低誘電率膜を配線層間膜に用いた多層配線において、プロセス上の問題を生じずに、アッシングダメージが無く（または少なく）、面内均一性の高い、低誘電率膜ダマシン加工による多層配線の製造方法が実現される。
（ａ）から（ｇ）は本発明の第１の実施例に記載の多層配線の製造方法を示す図である。 （ａ）から（ｄ）は本発明の第１の実施例の適用例を示した図である。 （ａ）から（ｉ）は本発明の第２の実施例に記載の多層配線の製造方法を示す図である。 （ａ）から（ｉ）は本発明の第２の実施例に記載の多層配線の製造方法の他の適用例を示す図である。 （ａ）から（ｉ）は本発明の第２の実施例に記載の多層配線の製造方法の他の適用例を示す図である。 （ａ）から（ｉ）は本発明の第３の実施例に記載の多層配線の製造方法を示す図である。 （ａ）から（ｉ）は本発明の第４の実施例に記載の多層配線の製造方法を示す図である。 （ａ）から（ｆ）はダマシン法による低誘電率膜／銅配線の形成方法の従来例を示す図である。 （ａ）から（ｇ）はハードマスク法による低誘電率膜／銅配線の形成方法の従来例を示す図である。 （ａ）および（ｂ）はハードマスク法により形成した銅配線の課題を示した図である。 （ａ）から（ｃ）は金属膜ハードマスク法における加工の課題を示した図である。 本実施例でカバー絶縁膜が肩落ちした場合の説明に供せられる図である。
本発明について更に詳しく説明する。
本発明の半導体構造では、例えば第１の被エッチング絶縁膜としてポーラスＳｉＯＣＨ膜、第１、第２のマスク用絶縁膜としてシリコン酸化膜、金属または金属化合物膜としてチタン膜を使用する。
本発明の半導体構造では、チタン膜がハードマスクになるだけでなく、チタン膜の上にシリコン酸化膜でカバーすることが特徴である。そのため、レジスト剥離後のプラズマ加工時のチタン膜露出面積が圧倒的に少なくすることが可能である。結果として、後工程であるバリアスパッタ前のＲＦスパッタでの問題や、エッチング時のチャック不良などの問題、パーティクル発生の問題を最小限に抑えることができる。
本発明は、金属膜とフロロカーボンプラズマとの選択比を高くすることが可能であるという事実に基づいている。例えば、誘導結合型プラズマ源を用いて５０ｍＴ、ＲＦパワー１ｋＷ、バイアスパワー２００Ｗ、Ａｒ／ＣＨＦ３／Ｏ２＝２００／５０／３０ｓｃｃｍの条件でエッチング加工すると、ＳｉＯ２は１２０ｎｍ／ｍｉｎ、ＳｉＯＣＨは１５０ｎｍ／ｍｉｎ程度のエッチング速度であるが、Ｔｉ膜のエッチング速度は２０ｎｍ／ｍｉｎである。そのため、金属薄膜のハードマスクプロセスはマスクの肩落ちを抑制し、寸法ずれやショートを抑制することが可能になると考えられる。しかし、金属膜をプラズマ中に露出させると、前述のように、後工程のバリアスパッタや、チャック不良、パーティクル発生の問題を生じやすい。このとき、金属膜の上面にシリコン酸化膜があれば、これらの問題を解決しうる。シリコン酸化膜と低誘電率膜のエッチング選択比が十分でない場合でなく、図１２のように肩落ちが生じてしまった場合にも、金属膜が加工されないので寸法ずれを防ぐことが可能である。また、金属が多層構造の上部に位置するので、プラズマ照射によるダメージからデバイスをシールドする効果も期待できる。
本発明によれば、低誘電率膜のアッシングダメージを生じないので寸法ずれなく、かつ、プロセス上の問題を解決しながら加工することが可能となる。
なお、本発明の多層配線の製造方法は、半導体装置等における複数層配線を形成する方法に相当する。本発明の上下の語は、例えば、図１（ａ）から（ｇ）に示すように、製造状態における上下、すなわち、半導体基板１を下側とし配線を上側とした場合の上下を示す。なお、本発明において、層間絶縁膜に形成されるトレンチ、溝、またはトレンチ溝とは、層間絶縁膜の形成平面に沿って長く連続している孔を呼び、ビア、単に孔、またはビア孔とは、層間絶縁膜の形成平面の一点の位置に形成され、この平面に沿う方向に長く延びていない孔を呼ぶ。
以下、本発明の実施例について図面を参照しながら詳細に説明する。
（第１の実施例；基本構造−ＳＤ）
図１（ａ）から（ｇ）は本発明の第１の実施例に係る多層配線構造の製造プロセスを模式的に示す断面図である。第１の実施例は、上側からシリコン酸化膜／チタン薄膜／シリコン酸化膜／ポーラスＳｉＯＣＨ膜（第２のマスク用絶縁膜／金属または金属化合物膜／第１のマスク用絶縁膜／第１の被エッチング絶縁膜）の構造で、シリコン酸化膜／チタン薄膜／シリコン酸化膜によるハードマスクプロセスにより溝加工を行うことにより、低誘電率膜のアッシングダメージを生じずに寸法ずれを少なくできるものである。
第１の実施例に係る多層配線構造の製造プロセスを順に説明する。
まず、図１（ａ）に示すように、半導体基板、例えばシリコンウエハ１上に、例えばＭＯＳ構造を持つトランジスタ２を形成する。このトランジスタ２の部分を覆うように例えばシリコン酸化膜３を絶縁膜として成膜する。次にトランジスタと配線部分をつなぐコンタクト４を例えばタングステンによって形成する。続いて、層間絶縁膜のストッパーとしてシリコン炭窒化膜５を例えばＣＶＤ法により形成する。さらにシリコン炭窒化膜５上に層間絶縁膜として、例えばＣＶＤ法により、ポーラスＳｉＯＣＨ膜６を形成する。さらにポーラスＳｉＯＣＨ膜６上に低誘電率膜キャップとなるシリコン酸化膜７を成長させる。次に、シリコン酸化膜７上にチタン薄膜２８、さらに第２のシリコン酸化膜２９を成長させる。フォトレジスト層３０を形成し、フォトリソグラフィー技術等を用いてフォトレジスト層３０に開口溝を形成する。
次に、図１（ｂ）に示すように、フォトレジスト層３０をマスクとして、シリコン酸化膜２９／チタン薄膜２８をエッチングする。
図１（ｃ）に示すように、エッチングの後、フォトレジスト３０を酸素プラズマによって剥離する。このとき、アッシング工程ではポーラスＳｉＯＣＨ膜６は酸素プラズマに曝されないので、アッシングダメージが生じない。
次に、図１（ｄ）に示すように、シリコン酸化膜２９／チタン薄膜２８に形成された溝パターンをマスクとして、シリコン酸化膜７、ポーラスＳｉＯＣＨ膜６、シリコン炭窒化膜５をエッチングする。このとき、シリコン酸化膜２９があるためにチタン薄膜２８のエッチバックによるパーティクルの発生を抑制できる。
その後、図１（ｅ）に示すように、バリア膜をスパッタ、銅を例えばめっき法で埋め込む。このとき、シリコン酸化膜２９があるので、バリアスパッタ前のＲＦエッチが可能である。
その後、図１（ｆ）に示すように、ＣＭＰ法で銅、バリア膜、シリコン酸化膜２９、チタン薄膜２８、シリコン酸化膜７の一部を研磨除去することによって、低誘電率膜／銅配線３１が形成される。
さらに、図１（ｇ）に示すように、Ｃｕキャップ膜として、例えばＣＶＤ法によりシリコン炭窒化膜（ＳｉＣＮ）３２を形成する。
上述した方法は金属薄膜によるハードマスクプロセスであるので、低誘電率膜へのダメージが無い。また、ポーラスＳｉＯＣＨとの選択比が高い金属材料があるので、寸法ばらつきを抑制できる。さらには、金属材料の上にシリコン酸化膜があるので、ＲＦエッチおよびエッチング時のパーティクル発生や、エッチングチャンバーでのチャック不良を抑制できる。
なお、第１の実施例では、ストッパー膜としてシリコン炭窒化膜を用いた例を示したが、低誘電率膜とのエッチング選択比が確保できる材料でＣｕバリア性があれば、特に制限はなく、どのような材料も使用することができる。例えば、シリコン炭化膜、シリコン窒化膜などが挙げられるが、プラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサン含有有機膜であってもよい。また、層間絶縁膜（第１の被エッチング絶縁膜）に用いる材料は低誘電率膜、特にシリコン酸化膜よりも低い比誘電率を持つ材料であれば制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤＩＩ、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布成膜する材料でも良い。さらには、特許文献６で示されているようなプラズマ重合で形成されるＳｉＯＣＨ膜でもよい。
また、金属または金属化合物膜としてチタン膜について説明したが、低誘電率膜とのエッチング選択比が確保できる材料であって、ＣＭＰできる材料であれば特に限定しない。例えば、チタン、タンタル、タングステン、アルミニウムやその合金あるいは酸化物、窒化物などが挙げられる。また、これらを積層した膜でも良い。金属膜カバーである第２のマスク用絶縁膜、第１のマスク用絶縁膜としてはシリコン酸化膜を示したが、金属薄膜やバリア膜との密着性が確保でき、バリアスパッタに耐え、ＣＭＰできる絶縁膜であれば限定しない。例えば、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、ＳｉＯＣＨ膜などが挙げられる。
第1の実施例の適用例として、図２（ａ）から（ｄ）に示す構造が他に考えられる。
図２（ａ）のように低誘電率膜上のシリコン酸化膜を全て除去してしまってもよい。
また、図２（ｂ）のようにポーラスＳｉＯＣＨ膜側壁保護、あるいは側壁ラフネス制御のためのライナー１０１がある構造でも良い。この際のライナーにはシリコン酸化膜、シリコン窒化膜、シリコン炭窒化膜、シリコン炭化膜、ＳｉＯＣＨ膜あるいはプラズマ重合で形成された有機膜、シロキサン含有有機膜などが考えられる。
図２（ｃ）には低誘電率膜上のシリコン酸化膜が低誘電率膜１０２である例を示した。この低誘電率膜としては、ＳｉＯＣＨ膜や有機膜などが挙げられる。さらに図２（ｄ）にはＣｕキャップ膜として低誘電率膜１０３を用いた例を示した。前述したようにプラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサン含有有機膜などが考えられる。
また、第1の実施例では、トレンチ溝形成にカバーシリコン酸化膜／金属薄膜を使用した例を示したが、ビア孔形成に用いてもよい。
第1の実施例は、図１（ａ）に示すように、第１の被エッチング絶縁膜６上に第１のマスク用絶縁膜７を形成する工程と、第１のマスク用絶縁膜７上に金属または金属化合物２８を成膜する工程と、金属または金属化合物２８の上面に第２のマスク用絶縁膜２９を形成する工程と、第２のマスク用絶縁膜２９上にレジストパターン３０を形成し、図１（ｂ）で示すように、第２のマスク用絶縁膜２９、金属または金属化合物膜２８を順次エッチングした後に、図１（ｃ）に示すように、前記レジストパターン３０を剥離する工程と、図１（ｄ）に示すように、第２のマスク用絶縁膜２９と、金属または金属化合物膜２８とをマスクとして、第１のマスク用絶縁膜７、第１の被エッチング絶縁膜６をエッチングする工程と、を含む加工技術に相当する。
（第２の実施例；３層ハードマスク・ビアファースト）
図３から図５は本発明の第２の実施例にかかわる多層配線構造の製造プロセスを模式的に示す断面図である。第２の実施例は、上側からシリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン酸化膜／ＳｉＯＣＨの絶縁膜構造（第１のマスク用絶縁膜／第２の被エッチング絶縁膜／ストッパー絶縁膜／第１の被エッチング絶縁膜）にビアとトレンチが同時に形成されている、いわゆるデュアルダマシンＣｕ配線の形成にあたり、最上面のシリコン酸化膜上に金属薄膜とシリコン酸化膜を形成することにより、ポーラスＳｉＯＣＨへのダメージを抑制しながら、寸法ずれを抑制するものである。
まず、代表例として図３を用いて説明する。
図３（ａ）に示されているように、下部配線構造２０１の上面にＣｕキャップ膜としてシリコン炭窒化膜２０２、ビア層間膜（第1の被エッチング膜）としてＳｉＯＣＨ膜２０３が形成される。ビア層間膜としては、多孔質ＳｉＯＣＨ膜やさらに多孔質ＳｉＯＣＨ膜にＵＶ照射やＥＢ照射を行って硬質化させた多孔質ＳｉＯＣＨ膜であってもよい。更に、ＳｉＯＣＨ膜２０３の上面に、ストッパー絶縁膜としてＳｉＯ２ストッパー膜２０４が形成される。このＳｉＯ２ストッパー膜２０４は後述されるようにトレンチ層間膜をエッチングする際のエッチングストッパーになる。ＳｉＯ２ストッパー膜２０４の上面に、トレンチ層間膜（第２の被エッチング絶縁膜）としてポーラスＳｉＯＣＨ膜２０５が形成される。更に、ポーラスＳｉＯＣＨ膜２０５の上面に、第１のマスク用絶縁膜としてシリコン酸化膜（ＳｉＯ２膜）２０６が形成される。
次に、シリコン酸化膜２０６上に金属膜または金属化合物膜としてチタン薄膜２０７、さらに、その上に第２の被エッチング絶縁膜として第２のシリコン酸化膜（ＳｉＯ２）膜２０８を成長させる。続いて、第２のシリコン酸化膜２０８の上面にビア孔レジストパターンを備えたフォトレジスト２０９が形成され、更に、フォトリソグラフィー技術を用いてフォトレジスト２０９に接続孔開口用レジストパターンが形成される。
続いて、図３（ｂ）に示されているように、接続孔開口パターンが形成されたフォトレジスト２０９をマスクとして、第２のシリコン酸化膜２０８、チタン薄膜２０７、ＳｉＯ２膜２０６が順次エッチングされる。
図３（ｃ）に示されているように、エッチングの後、ビア孔レジストパターンを備えたレジスト２０９が酸素プラズマによって除去される。この際、ポーラスＳｉＯＣＨ膜２０５の一部はプラズマに曝されるが、この部分はビアの一部になるだけなので、アッシングダメージは溝加工後のアッシングに比べれば少ない。
さらに、図３（ｄ）に示されているように、ＳｉＯ２膜２０８の上面にフォトレジスト２１０が形成される。更に、フォトリソグラフィー技術を用いてフォトレジスト２１０に配線溝用（トレンチ溝）レジストパターンが形成される。
続いて、図３（ｅ）に示すように、フォトレジストパターン溝下のＳｉＯ２膜２０８、チタン薄膜２０７が順次エッチングされ、配線溝パターンがハードマスク中に形成される。次にレジストアッシングによって剥離する。ここでも前述と同様の理由により溝エッチング後のアッシングよりはダメージが少ない。
さらに、図３（ｆ）に示すように、シリコン酸化膜２０６に形成されたビア孔パターンをマスクとして、第２のシリコン酸化膜２０５、ＳｉＯ２ストッパー膜２０４、第１のシリコン酸化膜２０３のビアエッチングを行う。
その後、図３（ｇ）に示すように、トレンチとビアを同時に形成（溝／孔同時加工）される。
即ち、図３（ｈ）に示されているように、接続孔開口と配線溝とにバリア・シードスパッタ後（バリアは図示せず）、めっき法などにより銅が埋め込まれる。
最後に、図３（ｉ）に示されるように、銅、バリア（図示せず）、シリコン酸化膜カバー、チタン薄膜、シリコン酸化膜の一部がＣＭＰ除去されて、銅配線２１１が形成され、デュアルダマシン構造が完成される。
本実施例では、ストッパー（ストッパー絶縁膜２０４）、あるいはＣｕキャップ膜としてシリコン炭窒化膜を用いた例を示したが、低誘電率膜とのエッチング選択比が確保できる材料でＣｕバリア性があれば、特に制限はなく、どのような材料も使用することができる。例えば、シリコン炭化膜、シリコン窒化膜などが挙げられるが、プラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサン含有有機膜であってもよい。また、層間絶縁膜に用いる材料は低誘電率膜であれば特に制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤＩＩ、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布成膜する材料でも良い。さらには、特許文献６で示されているようなプラズマ重合で形成されるＳｉＯＣＨ膜でもよい。
また、金属膜または金属化合物膜としてチタン薄膜２０７を示したが、低誘電率膜とのエッチング選択比が確保できる材料であって、ＣＭＰできる材料であれば特に限定しない。例えば、チタン、タンタル、タングステン、アルミニウムやその合金、あるいは酸化物、窒化物などが挙げられる。また、これらを積層した膜でも良い。金属膜カバーとしてはシリコン酸化膜を示したが、金属薄膜やバリア膜との密着性が確保でき、バリアスパッタに耐え、ＣＭＰできる絶縁膜であれば限定しない。例えば、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、ＳｉＯＣＨ膜などが挙げられる。
さらに、第２の実施例とほぼ同様のプロセスとして、図４および図５に示された変形例によるプロセスが考えられる。
図４では、ビアエッチングをハーフビアまで行う例について示した。
具体的に、図４（ｂ）において、ビアを半分までエッチングする方法である。トレンチ露光が不良となる「ビアポイズニング」や、アッシングダメージが大きくなる懸念があるが、ビアの寸法制御性に優れる。
また、図５にはビアエッチングをシリコン炭窒化膜Ｃｕキャップの上まで行うプロセス例について示した。図５（ｂ）において、ビアをシリコン炭窒化膜２０３までエッチングする方法である。図４と同様に、トレンチ露光が不良となる「ビアポイズニング」や、アッシングダメージが大きくなる懸念があるが、ビアの寸法制御性に優れる。いずれの方法でも同様の効果が期待できる。
具体的に、図４を用いて説明した溝／孔同時加工による半導体装置の多層配線の形成方法は次の通りである。
図４（ａ）に示すように、第１の被エッチング絶縁膜２０３、ストッパー絶縁膜２０４、第２の被エッチング絶縁膜２０５をこの順に形成する工程と、第２の被エッチング絶縁膜２０５上に第１のマスク用絶縁膜２０６を成膜する工程と、第１のマスク用絶縁膜２０６上に金属または金属化合物２０７を成膜する工程と、金属または金属化合物２０７の上面に第２のマスク用絶縁膜２０８を形成する工程とを施し、第２のマスク用絶縁膜２０８上にビア孔レジストパターン２０９を形成する。
次に、図４（ｂ）に示すように、第２のマスク用絶縁膜２０８、金属または金属化合物膜２０７、第１のマスク用絶縁膜２０６、第２の被エッチング絶縁膜２０５を順次エッチングする。
その後に、図４（ｃ）に示すように、ビア孔レジストパターン２０９を剥離する工程を施す。
さらに、図４（ｄ）に示すように、トレンチ溝レジストパターン２１０を第２のマスク用絶縁膜２０８上に形成する。
図４（ｅ）に示すように、第２のマスク用絶縁膜２０８と、金属または金属化合物膜２０７を順次エッチングする。
その後に、図４（ｆ）に示すように、トレンチ溝レジストパターン２１０を剥離する工程を施す。
次に、図４（ｇ）に示すように、第１のマスク用絶縁膜２０６と第２の被エッチング絶縁膜２０５に形成されたビア孔パターンをマスクとして、ストッパー絶縁膜２０４、第１の被エッチング絶縁膜２０３を順次エッチングしながら、第２のマスク用絶縁膜２０８と金属または金属化合物膜２０７に形成されたトレンチ溝パターンをマスクとして、第１のマスク用絶縁膜２０６、第２の被エッチング絶縁膜２０５を順次エッチングする工程を施す。
以上の工程によって、溝／孔同時加工を施し、多層配線を製造する。
また、具体的に図５を用いて説明した溝／孔同時加工による半導体装置の多層配線の形成方法は次の通りである。
まず、図５（ａ）に示すように、第１の被エッチング絶縁膜２０３、ストッパー絶縁膜２０４、第２の被エッチング絶縁膜２０５をこの順に形成する工程と、第２の被エッチング絶縁膜２０５上に第１のマスク用絶縁膜２０６を成膜する工程と、第１のマスク用絶縁膜２０６上に金属または金属化合物２０７を成膜する工程と、金属または金属化合物２０７の上面に第２のマスク用絶縁膜２０８を形成する工程とを施し、第２のマスク用絶縁膜２０８上にビア孔レジストパターン２０９を形成する。
次に、図５（ｂ）に示すように、第２のマスク用絶縁膜２０８、金属または金属化合物膜２０７、第１のマスク用絶縁膜２０６、第２の被エッチング絶縁膜２０５、ストッパー絶縁膜２０４、第１の被エッチング絶縁膜２０３を順次エッチングする。
その後、図５（ｃ）に示すように、ビア孔レジストパターン２０９を剥離する工程を施す。
さらに、図５（ｄ）に示すように、トレンチ溝レジストパターン２１０を第２のマスク用絶縁膜２０８上に形成する。
図５（ｅ）に示すように、第２のマスク用絶縁膜２０８と、金属または金属化合物膜２０７を順次エッチングする。
その後に、図５（ｆ）に示すように、トレンチ溝レジストパターン２１０を剥離する工程を施す。
次に、図５（ｇ）に示すように、第１のマスク用絶縁膜２０６と第２の被エッチング絶縁膜２０５に形成されたビア孔パターンをマスクとして、ストッパー絶縁膜２０４、第１の被エッチング絶縁膜２０３を順次エッチングしながら、第２のマスク用絶縁膜２０８と金属または金属化合物膜２０７に形成されたトレンチ溝パターンをマスクとして、第１のマスク用絶縁膜２０６、第２の被エッチング絶縁膜２０５を順次エッチングする工程を施す。
以上の工程によって、溝／孔同時加工を行い多層配線を製造する。
（第３の実施例；３層ハードマスク・トレンチファースト）
図６は本発明の第３の実施例にかかわる多層配線構造の製造プロセスを模式的に示す断面図である。第３の実施例は、上側からシリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン酸化膜／ＳｉＯＣＨの絶縁膜構造にビアとトレンチが同時に形成されている。このようなデュアルダマシンＣｕ配線の形成にあたり、最上面のシリコン酸化膜上に金属薄膜とシリコン酸化膜を形成することにより、ポーラスＳｉＯＣＨへのダメージを抑制しながら、面内均一性を確保するものである。
この際、第２の実施例と異なる点は、トレンチを先に形成するトレンチファーストのプロセスを用いることによって、レジスト埋め込みのビアファーストプロセスで懸念されるポイズニングや再工事不可といった問題を完全に回避できる点である。
製造工程は、まず、図６（ａ）に示されているように、まず、下部配線構造３０１の上面にＣｕキャップ膜としてシリコン炭窒化膜３０２、ビア層間膜（第１の被エッチング絶縁膜）としてＳｉＯＣＨ膜３０３が形成される。なお、ビア層間膜として多孔質ＳｉＯＣＨ膜やさらに多孔質ＳｉＯＣＨ膜にＵＶ照射やＥＢ照射を行って硬質化させた多孔質ＳｉＯＣＨ膜であってもよい。更に、ＳｉＯＣＨ膜３０３の上面に、ストッパー絶縁膜としてＳｉＯ２膜３０４が形成される。このＳｉＯ２膜３０４は後述されるようにトレンチ層間膜をエッチングする際のエッチングストッパーになる。ＳｉＯ２膜３０４の上面に、トレンチ層間膜（第２の被エッチング絶縁膜）としてポーラスＳｉＯＣＨ膜３０５が形成される。更に、ポーラスＳｉＯＣＨ膜３０５の上面に、第１のマスク用絶縁膜としてＳｉＯ２膜３０６が形成される。次に、シリコン酸化膜３０６上に金属または金属化合物としてチタン薄膜３０７、さらに第２のマスク用絶縁膜として第２のシリコン酸化膜（ＳｉＯ２膜）３０８を成長させる。続いて、ＳｉＯ２膜３０８の上面にフォトレジスト３０９が形成され、更に、フォトリソグラフィー技術を用いてフォトレジスト３０９に配線溝用（トレンチ溝）レジストパターンが形成される。
続いて、図６（ｂ）に示されているように、配線溝開口パターンが形成されたフォトレジスト３０９をマスクとして、ＳｉＯ２膜３０８、チタン薄膜３０７が順次エッチングされる。
その後、図６（ｃ）に示されているようにレジスト３０９が酸素プラズマによる剥離除去（アッシング）される。この際、ポーラスＳｉＯＣＨ膜３０５はプラズマに曝されないため、ダメージが生じない。
さらに図６（ｄ）に示されているように、ＳｉＯ２膜３０８の上面にフォトレジスト３１０が形成される。更に、フォトリソグラフィー技術を用いてフォトレジスト３１０に接続孔用（ビア孔）レジストパターンが形成される。
続いて、図６（ｅ）に示されているように、フォトレジストパターン溝下の［ＳｉＯ ２ 膜３０８、チタン薄膜３０７、］ＳｉＯ２膜３０６、ポーラスＳｉＯＣＨ膜３０５が順次エッチングされ、ビアパターンが半分形成される。
次に、図６（ｆ）に示すように、レジストアッシングを酸素プラズマによって行う。ここではアッシングプラズマにビア半分の高さのポーラスＳｉＯＣＨ３０５が暴露してしまうが、溝部分に比べて面積は非常に少ないため、ダメージの程度は少ない。
さらに、図６（ｇ）に示すように、シリコン酸化膜３０８あるいはシリコン酸化膜３０６に形成されたビア孔パターンをマスクとして、ＳｉＯ２ストッパー膜（ストッパー絶縁膜）３０４、ＳｉＯＣＨ膜３０３をエッチングしながらトレンチを形成するとともに、シリコン酸化膜３０８とチタン薄膜３０７に形成されたトレンチ溝パターンをマスクとして、ＳｉＯ２膜３０６、ＳｉＯＣＨ膜を順次エッチングしながらビアを形成する、即ち、トレンチとビアを同時に形成する。
以上の工程によって、溝／孔同時加工を施し、多層配線を製造する。
続いて、図６（ｈ）に示されているように、接続孔開口と配線溝とにバリア・シードスパッタ後、めっき法などにより銅が埋め込まれる。
最後に、図６（ｉ）に示すように、銅、バリア、シリコン酸化膜３０８、チタン薄膜３０７、シリコン酸化膜３０６の一部がＣＭＰ除去されて、銅配線３１１が形成され、デュアルダマシン構造が完成される。
本実施例では、ストッパー、あるいはＣｕキャップ膜としてシリコン炭窒化膜を用いた例を示したが、低誘電率膜とのエッチング選択比が確保できる材料でＣｕバリア性があれば、特に制限はなく、どのような材料も使用することができる。例えば、シリコン炭化膜、シリコン窒化膜などが挙げられるが、プラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサン含有有機膜であってもよい。また、層間絶縁膜に用いる材料は低誘電率膜であれば特に制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤＩＩ、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布成膜する材料でも良い。さらには、特許文献６で示されているようなプラズマ重合で形成されるＳｉＯＣＨ膜でもよい。
また、金属膜としてチタン膜を示したが、低誘電率膜とのエッチング選択比が確保できる材料であって、ＣＭＰできる材料であれば特に限定しない。例えば、チタン、タンタル、タングステン、アルミニウムやその合金、あるいは酸化物、窒化物などが挙げられる。また、これらを積層した膜でも良い。金属膜カバーとしてはシリコン酸化膜を示したが、金属薄膜やバリア膜との密着性が確保でき、バリアスパッタに耐え、ＣＭＰできる絶縁膜であれば限定しない。例えば、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、ＳｉＯＣＨ膜などが挙げられる。
（第４の実施例；４層ハードマスク・ビアファースト）
図７は本発明の第４の実施例にかかわる多層配線構造の製造プロセスを模式的に示す断面図である。第４の実施例は、シリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン酸化膜／ＳｉＯＣＨの絶縁膜構造にビアとトレンチが同時に形成されている、いわゆるデュアルダマシンＣｕ配線の形成にあたり、最上面のシリコン酸化膜上にシリコン窒化膜と金属薄膜とシリコン酸化膜を形成することにより、ポーラスＳｉＯＣＨへのダメージを抑制しながら、寸法ばらつきを抑制するものである。この際、実施例２および３と異なる点は、完全なハードマスクプロセスであるため、ビアポイズニングや再工事不可といった問題を回避し、かつビアファーストプロセスであるため、トレンチファーストプロセスに比べて目合わせずれマージンも高い特徴を持つ。
まず、図７（ａ）に示されているように、下部配線構造４０１の上面にＣｕキャップ膜としてシリコン炭窒化膜４０２、ビア層間膜（第１の被エッチング絶縁膜）としてＳｉＯＣＨ膜４０３が形成される。ビア層間膜として多孔質ＳｉＯＣＨ膜やさらに多孔質ＳｉＯＣＨ膜にＵＶ照射やＥＢ照射を行って硬質化させた多孔質ＳｉＯＣＨ膜であってもよい。更に、ＳｉＯＣＨ膜４０３の上面に、ストッパー絶縁膜としてＳｉＯ２膜４０４が形成される。このＳｉＯ２膜４０４は後述されるようにトレンチ層間膜をエッチングする際のエッチングストッパーになる。ＳｉＯ２膜４０４の上面に、トレンチ層間膜（第２の被エッチング絶縁膜）としてポーラスＳｉＯＣＨ膜４０５が形成される。更に、ポーラスＳｉＯＣＨ膜４０５の上面に、第１のマスク用絶縁膜としてシリコン酸化膜（ＳｉＯ２膜）４０６が形成される。次に、シリコン酸化膜４０６上に第２のマスク用絶縁膜としてシリコン窒化膜４０７、金属膜または金属化合物膜としてチタン薄膜４０８、さらに第３のマスク用絶縁膜として第２のＳｉＯ２膜４０９を成長させる。続いて、ＳｉＯ２膜４０９の上面にフォトレジスト４１０が形成され、更に、フォトリソグラフィー技術を用いてフォトレジスト４１０に接続孔開口用（ビア孔）レジストパターンが形成される。
続いて、図７（ｂ）に示されているように、接続孔開口パターンが形成されたフォトレジスト４１０をマスクとして、ＳｉＯ２膜４０９、チタン薄膜４０８、シリコン窒化膜４０７が順次エッチングされる。
このあと、図７（ｃ）に示されているように、レジストが酸素プラズマによるアッシングによって、剥離され除去される。この際、ポーラスＳｉＯＣＨ膜４０５はアッシングプラズマに曝されないので、アッシングダメージを生じない。
さらに、図７（ｄ）に示されているように、ＳｉＯ２膜４０９の上面にフォトレジスト４１１が形成される。
更に、フォトリソグラフィー技術を用いてフォトレジスト４１１に配線溝用（トレンチ溝）レジストパターンが形成される。
続いて、図７（ｅ）に示されているように、フォトレジストパターン溝下のＳｉＯ２膜４０９、チタン薄膜４０８が順次エッチングされ、配線溝パターンがハードマスク中に形成される。
次に、図７（ｆ）に示すように、レジストアッシングをして、トレンチ溝レジストパターンを剥離、除去するが、ここでもアッシングプラズマにポーラスＳｉＯＣＨは暴露しないので、アッシングダメージを生じない。
さらに、図７（ｇ）に示すように、シリコン窒化膜４０７に形成されたビア孔パターンをマスクとしてＳｉＯ２膜４０６、ポーラスＳｉＯＣＨ膜４０５、ストッパー絶縁膜（ＳｉＯ２膜）４０４、ＳｉＯＣＨ膜４０３を順次ビアエッチングを行い、その後、ＳｉＯ２膜４０９とチタン薄膜４０８に形成されたトレンチ溝パターンをマスクとして、シリコン窒化膜４０７、シリコン酸化膜（ＳｉＯ２膜）４０６、ポーラスＳｉＯＣＨ膜４０５を順次エッチングすることによって、トレンチとビアを同時に形成（溝／孔同時加工）する。
続いて、図７（ｈ）に示されているように、接続孔開口（ビア孔）と配線溝（トレンチ溝）とにバリア・シードスパッタ後（バリアは図示せず）、めっき法などにより銅が埋め込まれる。
最後に、図７（ｉ）に示すように、銅、バリア（図示せず）、シリコン酸化膜４０９、チタン薄膜４０８、シリコン窒化膜４０７、シリコン酸化膜４０６の一部がＣＭＰ除去されて、デュアルダマシン構造を備えた銅配線４１２が形成される。
本実施例では、ストッパー、あるいはＣｕキャップ膜としてシリコン炭窒化膜を用いた例を示したが、低誘電率膜とのエッチング選択比が確保できる材料でＣｕバリア性があれば、特に制限はなく、どのような材料も使用することができる。例えば、シリコン炭化膜、シリコン窒化膜などが挙げられるが、プラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサンン含有有機膜であってもよい。
また、層間絶縁膜４０３，４０５に用いる材料は低誘電率膜であれば特に制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤＩＩ、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布成膜する材料でも良い。
さらには、特許文献６で示されているようなプラズマ重合で形成されるＳｉＯＣＨ膜でもよい。
金属膜または金属化合物膜４０８の直下の絶縁膜４０７としてシリコン窒化膜を示したが、シリコン酸化膜とエッチング選択比を確保できる材料であって、ＣＭＰできる材料であれば特に限定しない。例えば、シリコン炭窒化膜やシリコン炭化膜、ＳｉＯＣＨのような組成を持つ材料でもよいし、有機膜でもかまわない。
また、金属膜または金属化合物膜としてチタン膜を示したが、低誘電率膜とのエッチング選択比が確保できる材料であって、ＣＭＰできる材料であれば特に限定しない。例えば、チタン、タンタル、タングステン、アルミニウムやその合金、および酸化物、窒化物などが挙げられる。また、これらを積層した膜でも良い。金属膜カバーとしてはシリコン酸化膜を示したが、金属薄膜やバリア膜との密着性が確保でき、バリアスパッタに耐え、ＣＭＰできる絶縁膜であれば限定しない。例えば、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、及びＳｉＯＣＨ膜などが挙げられる。
以上説明の通り、本発明の多層配線構造の製造方法は、半導体装置の製造工程において、シリコンウェハ等の基板上に溝配線を有する多層配線構造を製造する半導体装置の製造に適用される。

Claims (19)

  1. 第１の被エッチング絶縁膜上に第１のマスク用絶縁膜を形成する工程と、
    前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、
    前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、
    前記第２のマスク用絶縁膜上にレジストパターンを形成し、前記レジストパターンをマスクとして前記第２のマスク用絶縁膜、金属または金属化合物膜を順次エッチングした後に前記レジストパターンを剥離する工程と、
    前記第２のマスク用絶縁膜と、前記金属または金属化合物膜とをマスクとして、前記第１のマスク用絶縁膜、前記第１の被エッチング絶縁膜をエッチングする工程と、
    を含み、
    前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする多層配線の製造方法。
  2. 前記エッチング工程で形成された溝あるいは孔に対し、バリア膜及びＣｕスパッタ膜をスパッタした後Ｃｕめっきを行い、Ｃｕ膜を形成する工程と、前記Ｃｕ膜、前記バリア膜、前記第２のマスク用絶縁膜、前記金属または金属化合物膜、前記第１のマスク用絶縁膜の一部を化学的機械的研磨して除去する工程と、を含むことを特徴とする請求項１に記載の多層配線の製造方法。
  3. 前記金属または金属化合物膜が、チタン、タンタル、タングステン、アルミニウムまたは、それらを１種類以上含む合金、および前記金属の酸化物あるいは窒化物であることを特徴とする請求項１あるいは２に記載の多層配線の製造方法。
  4. 前記第２のマスク用絶縁膜がシリコン酸化膜であることを特徴とする請求項１から３のいずれか一項に記載の多層配線の製造方法。
  5. 前記第１のマスク用絶縁膜の全てを化学的機械的研磨して除去することを特徴とする請求項１から４のいずれか一項に記載の多層配線の製造方法。
  6. 前記第１のマスク用絶縁膜がシリコン酸化膜であるか、または、シリコン酸化膜よりも低い比誘電率を持つことを特徴とする請求項１から５のいずれか一項に記載の多層配線の製造方法。
  7. 第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、
    前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、
    前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、
    前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、
    前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記ビア孔レジストパターンをマスクに前記第２のマスク用絶縁膜、前記金属または金属化合物膜、前記第１のマスク用絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、
    さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、
    前記第１のマスク用絶縁膜に形成されたビア孔パターンをマスクとして、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、
    を含み、
    前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする多層配線の製造方法。
  8. 請求項７に記載の多層配線の製造方法において、前記被エッチング膜のそれぞれに形成される最終形状のトレンチ溝及びビア孔はエッチングによって同時に形成されることを特徴とする多層配線の製造方法。
  9. 第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、
    前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、
    前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、
    前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、
    前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第２のマスク用絶縁膜、金属または金属化合物膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、
    さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、
    前記第１のマスク用絶縁膜と前記第２の被エッチング絶縁膜に形成されたビア孔パターンをマスクとして、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、
    を含み、
    前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする多層配線の製造方法。
  10. 第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、
    前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜を成膜する工程と、
    前記第１のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、
    前記金属または金属化合物の上面に第２のマスク用絶縁膜を形成する工程と、
    前記第２のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第２のマスク用絶縁膜、金属または金属化合物膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、
    さらにトレンチ溝レジストパターンを前記第２のマスク用絶縁膜上に形成し、前記第２のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、
    前記第２のマスク用絶縁膜と前記金属または金属化合物膜に形成された前記トレンチ溝パターンをマスクとして、前記第１のマスク用絶縁膜、第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、
    を含み、
    前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つことを特徴とする多層配線の製造方法。
  11. 第１の被エッチング絶縁膜、ストッパー絶縁膜、第２の被エッチング絶縁膜をこの順に形成する工程と、
    前記第２の被エッチング絶縁膜上に第１のマスク用絶縁膜、第２のマスク用絶縁膜をこの順に成膜する工程と、
    前記第２のマスク用絶縁膜上に金属または金属化合物を成膜する工程と、
    前記金属または金属化合物の上面に第３のマスク用絶縁膜を形成する工程と、
    前記第３のマスク用絶縁膜上にビア孔レジストパターンを形成し、前記第３のマスク用絶縁膜、金属または金属化合物膜、前記第２のマスク用絶縁膜を順次エッチングした後に前記ビア孔レジストパターンを剥離する工程と、
    さらにトレンチ溝レジストパターンを前記第３のマスク用絶縁膜上に形成し、前記第３のマスク用絶縁膜と、前記金属または金属化合物膜を順次エッチングした後に前記トレンチ溝レジストパターンを剥離する工程と、
    前記第２のマスク用絶縁膜に形成されたビア孔パターンをマスクとして、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜、前記ストッパー絶縁膜、前記第１の被エッチング絶縁膜を順次エッチングしながら、前記第３のマスク用絶縁膜と前記金属または金属化合物膜に形成されたトレンチ溝パターンをマスクとして、前記第２のマスク用絶縁膜、前記第１のマスク用絶縁膜、前記第２の被エッチング絶縁膜を順次エッチングして溝／孔同時加工する工程と、
    を含み、
    前記第１の被エッチング絶縁膜がシリコン酸化膜よりも低い比誘電率を持つとことを特徴とする多層配線の製造方法。
  12. 少なくともシリコン酸化膜よりも低い比誘電率を持つ絶縁膜の１層からなる層間絶縁膜にレジストマスクを用いてビア孔及びトレンチ溝の内のいずれか一方を形成し、アッシングによって前記レジストマスクを除去することを含む配線構造の製造方法において、
    前記レジストマスクを形成する前に、前記層間絶縁膜上に第１のマスク用絶縁膜、金属または金属化合物からなるハードマスク、及び第２のマスク用絶縁膜をこの順で形成し、前記レジストマスクを用いて前記層間絶縁膜をエッチングしてビア孔及びトレンチ溝の内のいずれか一方を形成した後、アッシングによって前記レジストマスクを除去する際に前記第２のマスク用絶縁膜を前記ハードマスクからのパーティクルの発生防止用に使用することを特徴とする配線構造の製造方法。
  13. 請求項１２に記載の配線構造の製造方法において、前記層間絶縁膜は、この順に積層された第１及び第２の層間絶縁膜を備え、前記第１及び第２の層間絶縁膜が前記ハードマスクおよび前記第２のマスク絶縁膜をマスクとして、二層同時にビア孔及びトレンチ溝の内の少なくとも一方が形成されることを特徴とする配線構造の製造方法。
  14. 請求項１２に記載の配線構造の製造方法において、前記層間絶縁膜は、この順に積層された第１及び第２の層間絶縁膜を備え、前記第1及び第２の層間絶縁膜が前記ハードマスクおよび前記第２のマスク絶縁膜をマスクとして、二層別々にビア孔及びトレンチ溝の内の少なくとも一方が形成されることを特徴とする配線構造の製造方法。
  15. 請求項１４に記載の配線構造の製造方法において、前記第1及び第２の層間絶縁膜の二層の内の一方にビア孔及びトレンチ溝の内のいずれか一方のみが形成され、前記第1及び第２の層間絶縁膜の二層の内の他方にビア孔及びトレンチ溝の内の他方のみが形成されることを特徴とする配線構造の製造方法。
  16. 請求項１４に記載の配線構造の製造方法において、前記第1及び第２の層間絶縁膜の二層にビア孔及びトレンチ溝の内の互いに異なる孔部が形成されることを特徴とする配線構造の製造方法。
  17. 請求項１６に記載の配線構造の製造方法において、前記第１の層間絶縁膜にビア孔、前記第２の層間絶縁膜にトレンチ溝が形成されることを特徴とする配線構造の製造方法。
  18. 請求項１２に記載の配線構造の製造方法において、前記第１のマスク用絶縁膜の下部にさらに下部マスク用絶縁膜を形成することを特徴とする配線構造の製造方法。
  19. 請求項１２に記載の配線構造の製造方法において、前記第１及び第２のマスク用絶縁膜の夫々は、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、及びＳｉＯＣＨの内の少なくとも一種からなり、前記ハードマスクは、チタン、タンタル、タングステン、アルミニウム、それらの合金、それらの酸化物、及びそれらの窒化物の内の少なくとも一種からなることを特徴とする配線構造の製造方法。
JP2007539991A 2005-10-06 2006-10-06 多層配線の製造方法 Expired - Fee Related JP5201326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007539991A JP5201326B2 (ja) 2005-10-06 2006-10-06 多層配線の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005293385 2005-10-06
JP2005293385 2005-10-06
JP2007539991A JP5201326B2 (ja) 2005-10-06 2006-10-06 多層配線の製造方法
PCT/JP2006/320428 WO2007043634A1 (ja) 2005-10-06 2006-10-06 多層配線の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007043634A1 JPWO2007043634A1 (ja) 2009-04-16
JP5201326B2 true JP5201326B2 (ja) 2013-06-05

Family

ID=37942855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539991A Expired - Fee Related JP5201326B2 (ja) 2005-10-06 2006-10-06 多層配線の製造方法

Country Status (2)

Country Link
JP (1) JP5201326B2 (ja)
WO (1) WO2007043634A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071475B2 (en) * 2007-09-28 2011-12-06 Sandisk 3D Llc Liner for tungsten/silicon dioxide interface in memory
JP5600447B2 (ja) * 2010-03-05 2014-10-01 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5487469B2 (ja) * 2010-03-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6061610B2 (ja) 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6515537B2 (ja) * 2014-04-08 2019-05-22 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
TWI777164B (zh) * 2015-03-30 2022-09-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003913A (ja) * 1998-03-26 2000-01-07 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004311477A (ja) * 2003-04-02 2004-11-04 Sony Corp 半導体装置の製造方法
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
JP2004158821A (ja) * 2002-09-10 2004-06-03 Hitachi Ltd 半導体装置の製造方法
JP2004214566A (ja) * 2003-01-08 2004-07-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2005175396A (ja) * 2003-12-15 2005-06-30 Tokyo Ohka Kogyo Co Ltd ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003913A (ja) * 1998-03-26 2000-01-07 Matsushita Electric Ind Co Ltd 配線構造体の形成方法
JP2000150519A (ja) * 1998-08-31 2000-05-30 Fujitsu Ltd 半導体装置の製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2004095902A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置の製造方法
JP2004311477A (ja) * 2003-04-02 2004-11-04 Sony Corp 半導体装置の製造方法
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2007043634A1 (ja) 2009-04-16
WO2007043634A1 (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP2001338978A (ja) 半導体装置及びその製造方法
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
JP5201326B2 (ja) 多層配線の製造方法
TW200303599A (en) Manufacturing method of semiconductor device
JP2007294625A (ja) 半導体装置の製造方法
JP3781729B2 (ja) 半導体装置の製造方法
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP2009164175A (ja) 半導体装置の製造方法
JP2004119872A (ja) 半導体装置の製造方法
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
JP4948278B2 (ja) 半導体装置の製造方法
JP2002319617A (ja) 半導体装置及びその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2009027048A (ja) 半導体装置の製造方法
JP4207113B2 (ja) 配線構造の形成方法
JP2003086679A (ja) 集積回路装置およびその製造方法
JP4436606B2 (ja) 半導体装置の製造方法
JP4797821B2 (ja) 半導体装置の製造方法
JP2010016236A (ja) 半導体装置の製造方法
JP2010040772A (ja) 半導体装置の製造方法
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
JP2007214418A (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP2006049534A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees