JP4207113B2 - 配線構造の形成方法 - Google Patents
配線構造の形成方法 Download PDFInfo
- Publication number
- JP4207113B2 JP4207113B2 JP2002185776A JP2002185776A JP4207113B2 JP 4207113 B2 JP4207113 B2 JP 4207113B2 JP 2002185776 A JP2002185776 A JP 2002185776A JP 2002185776 A JP2002185776 A JP 2002185776A JP 4207113 B2 JP4207113 B2 JP 4207113B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- forming
- constant film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置等の電子デバイスにおける、低誘電率絶縁膜を有したデュアルダマシン配線構造の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置、特にＬＳＩにおいては、素子の動作速度の高速化に伴い、配線抵抗の低減及び配線の信頼性向上を目的に、銅配線を用いたデュアルダマシン配線が用いられてきている。また同時に低誘電率絶縁膜を用いることにより、配線層間の容量を低減することが必須となってきた。
【０００３】
従来方法において、配線構造の形成方法について、特開２００１−３２６２７８号公報に記載されている方法がある。以下より、図１３〜１５を参照しながら説明する。
【０００４】
まず、図１３（ａ）に示すように、半導体基板１上に層間絶縁膜２を形成し、その上に下部配線３を形成する。その後、下部配線３を覆うように第１のストッパー膜４を形成し、下部配線間絶縁膜５、第２のストッパー膜６、上部層間絶縁膜７を順次形成する。
【０００５】
次に、図１３（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン（図示せず）をパターンニングし、これをマスクとして上部層間絶縁膜７、溝用ストッパー膜６、下部層間絶縁膜５を順次エッチングして接続孔開口用ストッパー膜４にいたる接続孔９を開口する。
【０００６】
その後、図１３（ｃ）に示すように、レジストパターン（図示せず）を除去して、接続孔９を完成する。
【０００７】
続いて、図１４（ａ）に示すように、接続孔９内に有機化合物１０を埋め込む。
【０００８】
次に、図１４（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン１１をパターニングする。
【０００９】
その後、図１４（ｃ）に示すように、レジストパターン１１をマスクとして、上部層間絶縁膜７が溝用ストッパー６に対して、エッチング選択比が１０以上となるドライエッチングを行い、配線溝１２を形成する。
【００１０】
続いて、図１５（ａ）に示すように、レジストパターン１１、有機化合物１０、エッチングデポ膜１４を同時に除去する。更に、溝用ストッパー膜６及び接続孔開口用ストッパー膜４をウェット処理で除去する。
【００１１】
次に、図１５（ｂ）に示すように、全面に上部配線材料１３を形成し、ＣＭＰ（化学的機械研磨）法等により、接続孔９及び配線溝１２内に埋め込んで配線を完成する。
【００１２】
【発明が解決しようとする課題】
近年、配線間隔の微細化に伴い、配線間容量の低下が必要となり、層間絶縁膜として低誘電率膜（有機化合物膜）の利用が必要不可欠となってきた。しかし、接続孔に埋め込まれた有機化合物膜は、層間絶縁膜である低誘電率膜に比べてエッチング速度が遅い。
【００１３】
具体的には、図１１（ａ）に示すように、基板上に（図示せず）形成された第１絶縁膜１０１中に、第１バリアメタル１０２Ａ、第１金属膜である１０２Ｂからなる下層配線層１０２を形成し、その上にバリア絶縁膜１０３が堆積されている。更にその上に、低誘電率膜１０４が堆積され、低誘電率膜１０４の中には、ヴィアホール内及び低誘電率膜１０４上に有機ＡＲＣ１０７が形成されている。ここで、有機ＡＲＣ１０７は低誘電率膜１０４に比べてエッチング速度が遅いため、従来方法によるとエッチング時に段差が発生し、そこにデポ物１０９が堆積される。
【００１４】
その結果、図１１（ｂ）に示されるように、フェンス１１０が発生する。
【００１５】
その後そのまま配線を形成すると、図１１（ｃ）に示されるように、フェンス上部Ａではバリア膜のカバレージが低下し、フェンス上部ＢではＣｕ膜の断面積が低下し、ホール底部Ｃではバリア膜のカバレージが低下する、若しくはＣｕ膜の埋め込み不良等が発生する。
【００１６】
よって本発明は、低誘電率膜を用いた場合でもフェンスが発生しない、デュアルダマシン配線構造の形成方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
以上の課題を解決するために、本発明の第１の発明は、低誘電率膜に第１の溝を形成する工程と、第１の溝の内壁にある低誘電率膜の表面部分に変質層を形成する工程と、第１の溝中に、低誘電率膜に対して選択除去可能な材料からなるプラグを形成する工程と、低誘電率膜及び変質層を一部除去し、低誘電率膜に前記第１の溝を一部含む第２の溝を形成する工程と、プラグ及び変質層を選択的に除去し、低誘電率膜にヴィアホール及びトレンチを形成する工程とを備え、 変質層の幅は、第２の溝を形成する工程において変質層の一部に形成されるフェンスの幅以上に形成する配線構造の形成方法を提供する。 また、本発明の第２の発明は、低誘電率膜に第１の溝を形成する工程と、第１の溝の内壁にある低誘電率膜の表面部分に変質層を形成する工程と、第１の溝中に、低誘電率膜に対して選択除去可能な材料からなるプラグを形成する工程と、低誘電率膜及び変質層を一部除去し、低誘電率膜に前記第１の溝を一部含む第２の溝を形成する工程と、プラグ及び変質層を選択的に除去し、低誘電率膜にヴィアホール及びトレンチを形成する工程とを備え、変質層を、下部に比べ上部の方が厚い順テーパ形状として形成し、変質層を除去することにより、順テーパ形状のヴィアホールを形成する配線構造の形成方法を提供する。
【００１８】
その結果、低誘電率膜を用いた場合でも、改質層からなるフェンスを形成することが出来るので、フェンスが発生しても容易に除去することが出来、最終的にはフェンスは存在せず、バリア膜のカバレージが低下しない、Ｃｕ膜の埋め込み性のよいデュアルダマシン構造を形成することが出来る。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
（第１の実施形態）
第１の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００２１】
まず、図１（ａ）に示すように、半導体基板（図示せず）上に形成された絶縁膜１０１の中に第１配線層用トレンチパターン（例えば深さ２２５ｎｍ）を形成し、ＴａとＴａＮ膜を積層にした第１バリアメタル１０２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）とシード用のＣｕ膜（図示せず。例えばＣｕ＝８０ｎｍ）をスパッタ法により成膜する。
【００２２】
次に、電界メッキ法によりＣｕを主成分とした第１金属膜である１０２Ｂを形成し、化学機械研磨法（以下ＣＭＰ法）により、トレンチ部分以外の不要なＣｕ膜、Ｔａ膜、ＴａＮ膜を除去し、第１配線層１０２を形成する。
【００２３】
その後、ＮＨ3プラズマ処理によりＣｕ膜１０２上の自然酸化膜を還元・除去した後、ＳｉＣからなるＣｕのバリア絶縁膜１０３（例えば５０ｎｍ）と、有機ケイ酸塩ガラス（ＳｉＯＣ）からなる低誘電率膜１０４（例えば６５０ｎｍ）を成膜する。
【００２４】
続いて、ＣＭＰ法により、低誘電率膜１０４の一部（例えば１５０ｎｍ）を除去し平坦化する。次に、フォトリソグラフィー及びドライエッチングを順に行い、ヴィアホール１０５を形成しアッシング、及び洗浄により残ったレジストや残さを除去する。
【００２５】
その後、図１（ｂ）に示すように、ＮＨ3ガスを用いたプラズマ処理を行うことにより、ヴィアホール１０５側壁部の炭素（Ｃ）成分を一部抜いた変質層１０６を形成する。この変質層１０６は、シリコン（Ｓｉ）と酸素（Ｏ）を主成分としている。この際ヴィアホール１０５側壁部の変質層１０６は、後の工程であるトレンチエッチング時に形成される、フェンス１１０の幅以上の膜厚である必要がある。また変質層１０６はＳｉＯＣ膜１０４の表面上にも形成される。
【００２６】
なお、プラズマ処理におけるガスは、ＮＨ3以外にＯ2プラズマ等でも良く、低誘電率膜１０４のＣ成分を抜くことができる処理であれば、プラズマ処理に限らず他の方法でも良い。
【００２７】
次に、図１（ｃ）に示すように、有機ＡＲＣ（有機反射防止膜）１０７を塗布し、ヴィアホール１０５を埋め込み、その後レジストを塗布し、リソグラフィー法により第２配線トレンチパターン１０８を形成する。ここで有機ＡＲＣ膜１０７を塗布するのは、露光時の反射を防止することにより、リソグラフィー時の寸法ばらつき等を抑制することが出来るためである。
【００２８】
次に、図２（ａ）に示すように、異方性ドライエッチングによりトレンチ１１１を形成する。この際、ドライエッチングは異方性であるため、ドライエッチング中における反応副生成物であるデポ物１０９が、トレンチ１１１の側壁及びレジストプラグの側壁に隣接するフェンス１１０の側壁に生成される。この側壁に付着したデポ物１０９により側壁が保護され、デポ物１０９が付着している部分はサイドエッチングが抑制される。
【００２９】
この現象において、図１（ｂ）で形成した変質層１０６の効果が発揮される。この点については後ほど詳述する。
【００３０】
その後、図２（ｂ）に示すように、アッシング及び洗浄により、有機ＡＲＣ１０７、レジストパターン１０８、デポ物１０９を除去する。
【００３１】
続いて、図２（ｃ）に示すように、弗酸（ＨＦ）系のガスを用いたエッチングにより、変質層１０６及び変質層１０６よりなるフェンス１１０を除去する。この際ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４、及びヴィアホール底部にあるＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００３２】
次に、図３（ａ）に示すように、全面をエッチングすることによりヴィアホール１０５底部のバリア絶縁膜１０３を除去する。
【００３３】
その後、図３（ｂ）に示すように、アルゴン（Ａｒ）スパッタエッチングによりヴィアホール１０５底部のＣｕ自然酸化膜等を除去する。続いて、スパッタ法によりタンタル（Ｔａ）と窒化タンタル（ＴａＮ）膜を積層にした第２バリアメタル１１２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）及びシードＣｕ膜（図示せず）を形成し、メッキ法によりＣｕを主成分とした第２金属膜１１２Ｂを成膜する。
【００３４】
最後に、ＣＭＰ法によりトレンチ１１１部分以外の不要なＣｕ膜、Ｔａ膜、ＴａＮ膜を除去し、第２配線層１１２を形成する。
【００３５】
ここで、本実施形態の特徴である、変質層１０６の効果について説明する。
【００３６】
まず、フェンス１１０が発生する理由について、図１２を用いて説明する。
【００３７】
有機ＡＲＣ１０７は、低誘電率膜１０４に比べてエッチング速度が遅い。
【００３８】
従って、図１２（ａ）に示すように、第２配線層トレンチパターン１０８をマスクとして、低誘電率膜１０４をエッチングしていくと、その過程において有機ＡＲＣ１０７プラグと低誘電率膜１０４底部の間で段差が発生し、ヴィアホール１０５内の有機ＡＲＣ１０７プラグの側壁と、トレンチ１１１及び低誘電率膜１０４上にあるＡＲＣ膜１０７プラグの側壁部分に、デポ物１０９が形成される。
【００３９】
一旦段差が形成されると、図１２（ｂ）に示すように、その段差部で露出したヴィアホール１０５内の有機ＡＲＣ１０７プラグの側壁部にデポ物１０９がより形成される。このデポ物１０９はエッチングされないため、このデポ物１０９がマスクとなり、図１２（ｂ）に示すように、デポ物１０９の下では低誘電率膜１０４がエッチングされずに残存してしまい、デポ物のつかないトレンチ底の平坦部との間で更に段差が形成されてしまう。
【００４０】
その後エッチングを続けると、図１２（ｃ）に示すように、エッチングされない領域が徐々に拡がっていき、フェンス１１０が形成される。
【００４１】
このように形成されるフェンス１１０の存在により、図１１（ｃ）に示すように、フェンス上部Ａに示されるような鋭角形状により、局所的な電界集中が発生しバリア性が劣化する。また、フェンス上部Ｂに示されるようにＣｕ膜の断面積が低下するため、配線抵抗が上昇し、電流集中等によるエレクトロマイグレーション耐性が劣化する。さらに、ホール底部Ｃに示されるようにフェンス発生によりヴィアホール１０５の実効的な深さが増大し、第２のバリア膜のカバレージ劣化によるＣｕ配線の埋め込み不良が発生する。
【００４２】
本実施形態によると、変質層１０６を用いることにより、先のフェンス１１０を除去し、以上の課題を解決することが出来る。その方法について、次に説明する。
【００４３】
図２（ａ）のエッチング工程において、デポ物１０９は必ず発生し、フェンス１１０の形成は避けられない。そこで、図１（ｂ）において、シリコン（Ｓｉ）と酸素（Ｏ）を主成分とする、有機ケイ酸塩ガラス（ＳｉＯＣ）から炭素（Ｃ）を除去することにより、変質層１０６を形成する。この変質層１０６は、少なくとも後の工程でフェンス１１０となる部分に形成される。その結果、実際に発生するフェンス１１０は変質層１０６の一部であり、弗酸（ＨＦ）系のガスを用いたエッチングにより容易に除去出来る。
【００４４】
一方、ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４、及びヴィアホール１０５底部にあるＳｉＣよりなる絶縁膜１０３は、ほとんどエッチングされない。
【００４５】
よって、ヴィアホール１０５、トレンチ１１１を順に形成した後、バリア膜１１２Ａを堆積する前に、発生したフェンス１１０のみを除去することが出来るため、バリア膜１１２Ａを密着性良く且つ均一に堆積し、Ｃｕ配線形成時における不良の発生を防ぐことが出来る。
【００４６】
以上より、本実施形態によると、トレンチエッチング時に形成されるフェンス１１０は容易に除去され、バリア膜のカバレージが低下せず、Ｃｕ膜の埋め込み性のよいデュアルダマシン配線構造を得ることが出来る。
【００４７】
なお、図１（ｂ）において、ヴィアホール１０５側壁部に変質層１０６を形成する際に、変質層１０６に対して上が厚く下が薄いテーパ形状になるように、ＮＨ3プラズマ処理を行うことも出来る。この場合、ウェットエッチングで変質層１０６を除去すると、ヴィアホール１０５は自己整合的にテーパ形状になる。その結果図３（ｂ）に示すように、その後のスパッタ法による第２バリア膜１１２Ａ及びシードＣｕの成膜や、電界メッキによるＣｕを主成分とした第２金属膜１１２Ｂ成膜時の均一なカバレージや埋め込み性を向上させることが出来る。
【００４８】
さらに、本実施形態に関しては、図１（ｃ）に示した有機ＡＲＣ１０７の埋め込み以外に、図４（ａ）に示すように、レジスト埋め込み後、全面エッチングすることにより形成したレジストプラグ１１３を用いることも出来る。また、図１（ｃ）に示した有機ＡＲＣ１０７の埋め込み以外の方法として、図４（ｂ）に示すように、図４（ａ）で形成したレジストプラグ１１３の上に、そのまま有機ＡＲＣ１０７膜を堆積する方法も、用いることが出来る。
【００４９】
（第２の実施形態）
第２の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００５０】
まず図５（ａ）に示すように、第１の実施形態と同様に、半導体基板（図示せず）上に形成された絶縁膜１０１の中に第１配線層用トレンチパターンと、ＴａとＴａＮ膜を積層にした第１バリアメタル１０２Ａと、シード用のＣｕ（図示せず）と、Ｃｕを主成分とした第１金属膜１０２Ｂからなる第１配線層１０２を形成する。
【００５１】
その後、ＮＨ3プラズマ処理を行い、Ｃｕ膜１０２上の自然酸化膜を還元・除去した後、ＳｉＣからなるＣｕのバリア絶縁膜１０３と、ＳｉＯＣからなる低誘電率膜１０４を成膜する。続いて、低誘電率膜１０４の上面を、ＣＭＰ法により平坦化する。
【００５２】
次に、フォトリソグラフィーによりヴィアパターン１２１を形成し、それをマスクとしてドライエッチングを行うことにより、ヴィアホール１０５を形成する。
【００５３】
その後、図５（ｂ）に示すように、ヴィアパターン１２１をそのままマスクとして、ＮＨ3プラズマ処理を行う。その結果、ヴィアホール１０５側壁部のＣ成分を一部抜いた、ＳｉとＯを主成分とした変質層１０６を形成することが出来る。
【００５４】
一方、ここでは実施形態１とは異なり、ヴィアパターン１２１がマスクになっているため、ＳｉＯＣ膜１０４表面には変質層１０６は形成されない。この際、ヴィアホール１０５側壁部の変質層１０６は、後のトレンチエッチング時に形成されるフェンス１１０の幅以上の膜厚を有している必要がある。
【００５５】
なお、ＮＨ3プラズマ処理以外でも、Ｏ2プラズマ等の低誘電率膜１０４よりＣ成分を抜くことができれば、他の方法でも良い。
【００５６】
その後、アッシング及び洗浄によりヴィアパターン１２１を除去する。
【００５７】
続いて、図５（ｃ）に示すように、有機ＡＲＣ膜１０７を塗布し、ヴィアホール１０５を埋め込むと共に、絶縁膜１０４の表面にもＡＲＣを形成する。その後、レジストを塗布し、リソグラフィーにより第２配線トレンチパターン１０８を形成する。
【００５８】
続いて、実施形態１と同様の方法を用いて、配線を完成する。
【００５９】
具体的にはまず、図６（ａ）に示すように、異方性ドライエッチングによりトレンチパターン１０８を形成する。この際、ドライエッチングの反応副生成物であるデポ物１０９と、それに起因したヴィアホール１０５側壁部のフェンス１１０が形成される。この時形成されるフェンス１１０は、変質層１０６で形成されている。図５（ｂ）に示す工程において、先にフェンス１１０の膜厚以上になるようにヴィアホール１０５の側壁部を変質させておいたためである。
【００６０】
次に、図６（ｂ）に示すように、アッシング及び洗浄により、有機ＡＲＣ膜１０７、トレンチパターン１０８、デポ物１０９を順に除去する。
【００６１】
その後、図６（ｃ）に示すように、ＨＦ系ガスを用いてエッチングを行い、変質層よりなるフェンス１１０を除去する。この際、ＨＦ系ではＳｉＯＣからなる低誘電率膜１０４及びヴィアホール１０５底部にあるＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００６２】
続いて、実施形態１と同様に、図７（ａ）に示すように、全面エッチングによりヴィアホール１０５底部のバリア絶縁膜１０３を除去し、図７（ｂ）に示すように、第２バリアメタル１１２Ａ、及びＣｕを主成分とした第２金属膜１１２Ｂからなる第２配線層１１２を形成する。
【００６３】
以上本実施形態に従えば、実施形態１と同様に、フェンス１１０を変質層１０６で構成することにより、ＨＦ系のガスを用いて、低誘電率膜１０４とバリア絶縁膜１０３をエッチングすることなく、フェンス１１０を除去でき、フェンスの無いデュアルダマシンの配線構造が実現できる。
【００６４】
また、ヴィアパターン１２１をマスクとして、そのままＮＨ3プラズマ処理を行っているため、低誘電率膜１０４表面上に変質層１０６が形成されない。従って、変質層１０６除去時のエッチングにより低誘電率膜１０４表面が受けるダメージを抑えることが出来、かつ工程数を増加させることなく、良質な低誘電率膜を形成することが出来る。
【００６５】
（第３の実施形態）
本発明の第３の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００６６】
まず、図８（ａ）に示すように、半導体基板（図示せず）上に第１絶縁膜を堆積し、その上に第１配線層１０２を形成する。その後、バリア絶縁膜１０３、ＳｉＯＣからなる低誘電率膜１０４を順に成膜する。続いて、ＣＭＰ法により低誘電率膜１０４表面を平坦化し、その上に例えばＴＥＯＳにより成膜される酸化膜（ＳｉＯ2）等のキャップ膜１３１を形成する。
【００６７】
ここでは実施形態１と異なり、この「キャップ膜１３１を変質層形成時のマスクとして用いる」点に、本実施形態の特徴がある。
【００６８】
その後、フォトリソグラフィー及びドライエッチ、アッシング、洗浄によりヴィアホール１０５を形成する。
【００６９】
次に、図８（ｂ）に示すように、ＮＨ3プラズマ処理を行うことにより、ヴィアホール１０５側壁部のＣ成分を一部抜いた、ＳｉとＯを主成分とした変質層１０６を形成する。この際、ヴィアホール１０５側壁部の変質層１０６は、後のトレンチエッチング時に形成されるフェンス１１０の幅以上の膜厚である必要がある。一方、キャップ膜１３１がマスクとなり、低誘電率膜（ＳｉＯＣ）１０４表面には変質層１０６は形成されない。
【００７０】
なお、ＮＨ3プラズマ処理以外でも、Ｏ2プラズマ等の低誘電率膜１０４よりＣ成分を抜くことができる処理であれば、他の方法でも良い。
【００７１】
その後、図８（ｃ）に示すように、有機ＡＲＣ１０７を塗布してヴィアホール１０５を埋め込むとともに、キャップ膜１３１の表面にも有機ＡＲＣ１０７を形成する。その後レジストを塗布し、リソグラフィーにより第２配線トレンチパターン１０８を形成する。
【００７２】
続いて、図９（ａ）に示すように、異方性ドライエッチングによりトレンチパターン１０８を形成する。この際ドライエッチングの反応副生成物であるデポ物１０９と、それに起因したヴィアホール側壁部のフェンス１１０が形成される。図８（ｂ）の工程でフェンス１１０のサイズ以上になるように変質層１０６を形成してあるので、このフェンス１１０は、ヴィアホール１０５側壁部の変質層１０６で形成されている。
【００７３】
次に、図９（ｂ）に示すように、アッシング及び洗浄によりヴィアホール１０５中の有機ＡＲＣ１０７、レジストパターン１０８、デポ物１０９を除去する。
【００７４】
その後、図９（ｃ）に示すように、ＨＦ系のエッチングで変質層１０６及び変質層よりなるフェンス１１０及びキャップ膜１３１を除去する。この際ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４及びヴィアホール１０５底部のＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００７５】
続いて、図１０（ａ）に示すように、全面エッチングによりヴィアホール１０５底部のバリア絶縁膜１０３を除去し、図１０（ｂ）に示すように、第２バリアメタル１１２Ａ、及びＣｕを主成分とした第２金属膜１１２Ｂからなる第２配線層１１２を形成する。
【００７６】
以上より本実施形態に従えば、第１の実施形態と同様に、フェンス１１０を変質層１０６で構成することにより、ＨＦ系のガスを用いて、低誘電率膜１０４とバリア絶縁膜１０３をエッチングすることなく、フェンス１１０を除去でき、フェンスの無いデュアルダマシンの配線構造が実現できる。
【００７７】
また、あらかじめ形成した低誘電率膜１０４上のキャップ膜１３１が、変質層１０６形成時のＮＨ3プラズマ処理、及びトレンチエッチング後の第２配線トレンチパターン１０８を除去する際のアッシング時にもマスクとなる。よって、低誘電率膜１０４表面に変質層１０６が形成されず、低誘電率膜１０４表面部分へのアッシング時のダメージも少ないため、良質な低誘電率膜１０４を形成することが出来る。さらに、キャップ膜１３１はＳｉＯ2からなるために、変質層１０６を除去する際に同時に除去することが出来、工程数を増やすこともない。
【００７８】
また、同じマスクとして利用する場合であっても、第２の実施形態のようにヴィアホール１０５エッチング後のレジストをそのままマスクとした場合では、ＮＨ3プラズマ処理後ヴィアホール１０５側壁部にヴィアホールエッチング時のデポ物が一部残存し、十分な膜厚の変質層１０６を形成しにくい場合がある。
【００７９】
しかし、本実施形態ではヴィアホールパターンを除去した後にＮＨ3プラズマ処理を行うので、レジスト材料起因のデポ物１０９が発生しない。よって、容易に十分な膜厚の変質層１０６を形成することが可能である。
【００８０】
【発明の効果】
本発明によると、フェンスは改質層により形成される。よって、例えばＨＦ系のウェットエッチング処理を行うことにより、低誘電率膜とバリア絶縁膜をエッチングすることなく、容易にフェンスを除去することが出来る。
【００８１】
その結果、バリア膜のカバレージが良くなり、Ｃｕ膜の埋め込み配線において、局所的な電界集中の発生や、ヴィアホールの実効的な深さの増大を防ぐことが出来る。よって、エレクトロマイグレーション耐性が劣化しにくい、Ｃｕ膜の埋め込み性の良いデュアルダマシン配線構造を実現出来る。
【図面の簡単な説明】
【図１】第１の実施形態における工程断面図
【図２】第１の実施形態における工程断面図
【図３】第１の実施形態における工程断面図
【図４】第１の実施形態における工程断面図
【図５】第２の実施形態における工程断面図
【図６】第２の実施形態における工程断面図
【図７】第２の実施形態における工程断面図
【図８】第３の実施形態における工程断面図
【図９】第３の実施形態における工程断面図
【図１０】第３の実施形態における工程断面図
【図１１】従来方法の問題点を示す図
【図１２】フェンス形成の詳細部を示す断面図
【図１３】従来方法の工程断面図
【図１４】従来方法の工程断面図
【図１５】従来方法の工程断面図
【符号の説明】
１０１ 第１絶縁膜
１０２ 第１配線層
１０２Ａ 第１バリアメタル
１０２Ｂ 第１金属膜
１０３ バリア絶縁膜
１０４ 低誘電率膜
１０５ ヴィアホール
１０６ 変質層
１０７ 有機ＡＲＣ
１０８ 第２配線層トレンチパターン
１０９ デポ物
１１０ フェンス
１１１ トレンチ
１１２ 第２配線層
１１２Ａ 第２バリアメタル
１１２Ｂ 第２金属膜
１１３ レジストプラグ
１２１ ヴィアパターン
１３１ キャップ膜
【発明の属する技術分野】
本発明は、半導体装置等の電子デバイスにおける、低誘電率絶縁膜を有したデュアルダマシン配線構造の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置、特にＬＳＩにおいては、素子の動作速度の高速化に伴い、配線抵抗の低減及び配線の信頼性向上を目的に、銅配線を用いたデュアルダマシン配線が用いられてきている。また同時に低誘電率絶縁膜を用いることにより、配線層間の容量を低減することが必須となってきた。
【０００３】
従来方法において、配線構造の形成方法について、特開２００１−３２６２７８号公報に記載されている方法がある。以下より、図１３〜１５を参照しながら説明する。
【０００４】
まず、図１３（ａ）に示すように、半導体基板１上に層間絶縁膜２を形成し、その上に下部配線３を形成する。その後、下部配線３を覆うように第１のストッパー膜４を形成し、下部配線間絶縁膜５、第２のストッパー膜６、上部層間絶縁膜７を順次形成する。
【０００５】
次に、図１３（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン（図示せず）をパターンニングし、これをマスクとして上部層間絶縁膜７、溝用ストッパー膜６、下部層間絶縁膜５を順次エッチングして接続孔開口用ストッパー膜４にいたる接続孔９を開口する。
【０００６】
その後、図１３（ｃ）に示すように、レジストパターン（図示せず）を除去して、接続孔９を完成する。
【０００７】
続いて、図１４（ａ）に示すように、接続孔９内に有機化合物１０を埋め込む。
【０００８】
次に、図１４（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン１１をパターニングする。
【０００９】
その後、図１４（ｃ）に示すように、レジストパターン１１をマスクとして、上部層間絶縁膜７が溝用ストッパー６に対して、エッチング選択比が１０以上となるドライエッチングを行い、配線溝１２を形成する。
【００１０】
続いて、図１５（ａ）に示すように、レジストパターン１１、有機化合物１０、エッチングデポ膜１４を同時に除去する。更に、溝用ストッパー膜６及び接続孔開口用ストッパー膜４をウェット処理で除去する。
【００１１】
次に、図１５（ｂ）に示すように、全面に上部配線材料１３を形成し、ＣＭＰ（化学的機械研磨）法等により、接続孔９及び配線溝１２内に埋め込んで配線を完成する。
【００１２】
【発明が解決しようとする課題】
近年、配線間隔の微細化に伴い、配線間容量の低下が必要となり、層間絶縁膜として低誘電率膜（有機化合物膜）の利用が必要不可欠となってきた。しかし、接続孔に埋め込まれた有機化合物膜は、層間絶縁膜である低誘電率膜に比べてエッチング速度が遅い。
【００１３】
具体的には、図１１（ａ）に示すように、基板上に（図示せず）形成された第１絶縁膜１０１中に、第１バリアメタル１０２Ａ、第１金属膜である１０２Ｂからなる下層配線層１０２を形成し、その上にバリア絶縁膜１０３が堆積されている。更にその上に、低誘電率膜１０４が堆積され、低誘電率膜１０４の中には、ヴィアホール内及び低誘電率膜１０４上に有機ＡＲＣ１０７が形成されている。ここで、有機ＡＲＣ１０７は低誘電率膜１０４に比べてエッチング速度が遅いため、従来方法によるとエッチング時に段差が発生し、そこにデポ物１０９が堆積される。
【００１４】
その結果、図１１（ｂ）に示されるように、フェンス１１０が発生する。
【００１５】
その後そのまま配線を形成すると、図１１（ｃ）に示されるように、フェンス上部Ａではバリア膜のカバレージが低下し、フェンス上部ＢではＣｕ膜の断面積が低下し、ホール底部Ｃではバリア膜のカバレージが低下する、若しくはＣｕ膜の埋め込み不良等が発生する。
【００１６】
よって本発明は、低誘電率膜を用いた場合でもフェンスが発生しない、デュアルダマシン配線構造の形成方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
以上の課題を解決するために、本発明の第１の発明は、低誘電率膜に第１の溝を形成する工程と、第１の溝の内壁にある低誘電率膜の表面部分に変質層を形成する工程と、第１の溝中に、低誘電率膜に対して選択除去可能な材料からなるプラグを形成する工程と、低誘電率膜及び変質層を一部除去し、低誘電率膜に前記第１の溝を一部含む第２の溝を形成する工程と、プラグ及び変質層を選択的に除去し、低誘電率膜にヴィアホール及びトレンチを形成する工程とを備え、 変質層の幅は、第２の溝を形成する工程において変質層の一部に形成されるフェンスの幅以上に形成する配線構造の形成方法を提供する。 また、本発明の第２の発明は、低誘電率膜に第１の溝を形成する工程と、第１の溝の内壁にある低誘電率膜の表面部分に変質層を形成する工程と、第１の溝中に、低誘電率膜に対して選択除去可能な材料からなるプラグを形成する工程と、低誘電率膜及び変質層を一部除去し、低誘電率膜に前記第１の溝を一部含む第２の溝を形成する工程と、プラグ及び変質層を選択的に除去し、低誘電率膜にヴィアホール及びトレンチを形成する工程とを備え、変質層を、下部に比べ上部の方が厚い順テーパ形状として形成し、変質層を除去することにより、順テーパ形状のヴィアホールを形成する配線構造の形成方法を提供する。
【００１８】
その結果、低誘電率膜を用いた場合でも、改質層からなるフェンスを形成することが出来るので、フェンスが発生しても容易に除去することが出来、最終的にはフェンスは存在せず、バリア膜のカバレージが低下しない、Ｃｕ膜の埋め込み性のよいデュアルダマシン構造を形成することが出来る。
【００１９】
【発明の実施の形態】
本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
（第１の実施形態）
第１の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００２１】
まず、図１（ａ）に示すように、半導体基板（図示せず）上に形成された絶縁膜１０１の中に第１配線層用トレンチパターン（例えば深さ２２５ｎｍ）を形成し、ＴａとＴａＮ膜を積層にした第１バリアメタル１０２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）とシード用のＣｕ膜（図示せず。例えばＣｕ＝８０ｎｍ）をスパッタ法により成膜する。
【００２２】
次に、電界メッキ法によりＣｕを主成分とした第１金属膜である１０２Ｂを形成し、化学機械研磨法（以下ＣＭＰ法）により、トレンチ部分以外の不要なＣｕ膜、Ｔａ膜、ＴａＮ膜を除去し、第１配線層１０２を形成する。
【００２３】
その後、ＮＨ3プラズマ処理によりＣｕ膜１０２上の自然酸化膜を還元・除去した後、ＳｉＣからなるＣｕのバリア絶縁膜１０３（例えば５０ｎｍ）と、有機ケイ酸塩ガラス（ＳｉＯＣ）からなる低誘電率膜１０４（例えば６５０ｎｍ）を成膜する。
【００２４】
続いて、ＣＭＰ法により、低誘電率膜１０４の一部（例えば１５０ｎｍ）を除去し平坦化する。次に、フォトリソグラフィー及びドライエッチングを順に行い、ヴィアホール１０５を形成しアッシング、及び洗浄により残ったレジストや残さを除去する。
【００２５】
その後、図１（ｂ）に示すように、ＮＨ3ガスを用いたプラズマ処理を行うことにより、ヴィアホール１０５側壁部の炭素（Ｃ）成分を一部抜いた変質層１０６を形成する。この変質層１０６は、シリコン（Ｓｉ）と酸素（Ｏ）を主成分としている。この際ヴィアホール１０５側壁部の変質層１０６は、後の工程であるトレンチエッチング時に形成される、フェンス１１０の幅以上の膜厚である必要がある。また変質層１０６はＳｉＯＣ膜１０４の表面上にも形成される。
【００２６】
なお、プラズマ処理におけるガスは、ＮＨ3以外にＯ2プラズマ等でも良く、低誘電率膜１０４のＣ成分を抜くことができる処理であれば、プラズマ処理に限らず他の方法でも良い。
【００２７】
次に、図１（ｃ）に示すように、有機ＡＲＣ（有機反射防止膜）１０７を塗布し、ヴィアホール１０５を埋め込み、その後レジストを塗布し、リソグラフィー法により第２配線トレンチパターン１０８を形成する。ここで有機ＡＲＣ膜１０７を塗布するのは、露光時の反射を防止することにより、リソグラフィー時の寸法ばらつき等を抑制することが出来るためである。
【００２８】
次に、図２（ａ）に示すように、異方性ドライエッチングによりトレンチ１１１を形成する。この際、ドライエッチングは異方性であるため、ドライエッチング中における反応副生成物であるデポ物１０９が、トレンチ１１１の側壁及びレジストプラグの側壁に隣接するフェンス１１０の側壁に生成される。この側壁に付着したデポ物１０９により側壁が保護され、デポ物１０９が付着している部分はサイドエッチングが抑制される。
【００２９】
この現象において、図１（ｂ）で形成した変質層１０６の効果が発揮される。この点については後ほど詳述する。
【００３０】
その後、図２（ｂ）に示すように、アッシング及び洗浄により、有機ＡＲＣ１０７、レジストパターン１０８、デポ物１０９を除去する。
【００３１】
続いて、図２（ｃ）に示すように、弗酸（ＨＦ）系のガスを用いたエッチングにより、変質層１０６及び変質層１０６よりなるフェンス１１０を除去する。この際ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４、及びヴィアホール底部にあるＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００３２】
次に、図３（ａ）に示すように、全面をエッチングすることによりヴィアホール１０５底部のバリア絶縁膜１０３を除去する。
【００３３】
その後、図３（ｂ）に示すように、アルゴン（Ａｒ）スパッタエッチングによりヴィアホール１０５底部のＣｕ自然酸化膜等を除去する。続いて、スパッタ法によりタンタル（Ｔａ）と窒化タンタル（ＴａＮ）膜を積層にした第２バリアメタル１１２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）及びシードＣｕ膜（図示せず）を形成し、メッキ法によりＣｕを主成分とした第２金属膜１１２Ｂを成膜する。
【００３４】
最後に、ＣＭＰ法によりトレンチ１１１部分以外の不要なＣｕ膜、Ｔａ膜、ＴａＮ膜を除去し、第２配線層１１２を形成する。
【００３５】
ここで、本実施形態の特徴である、変質層１０６の効果について説明する。
【００３６】
まず、フェンス１１０が発生する理由について、図１２を用いて説明する。
【００３７】
有機ＡＲＣ１０７は、低誘電率膜１０４に比べてエッチング速度が遅い。
【００３８】
従って、図１２（ａ）に示すように、第２配線層トレンチパターン１０８をマスクとして、低誘電率膜１０４をエッチングしていくと、その過程において有機ＡＲＣ１０７プラグと低誘電率膜１０４底部の間で段差が発生し、ヴィアホール１０５内の有機ＡＲＣ１０７プラグの側壁と、トレンチ１１１及び低誘電率膜１０４上にあるＡＲＣ膜１０７プラグの側壁部分に、デポ物１０９が形成される。
【００３９】
一旦段差が形成されると、図１２（ｂ）に示すように、その段差部で露出したヴィアホール１０５内の有機ＡＲＣ１０７プラグの側壁部にデポ物１０９がより形成される。このデポ物１０９はエッチングされないため、このデポ物１０９がマスクとなり、図１２（ｂ）に示すように、デポ物１０９の下では低誘電率膜１０４がエッチングされずに残存してしまい、デポ物のつかないトレンチ底の平坦部との間で更に段差が形成されてしまう。
【００４０】
その後エッチングを続けると、図１２（ｃ）に示すように、エッチングされない領域が徐々に拡がっていき、フェンス１１０が形成される。
【００４１】
このように形成されるフェンス１１０の存在により、図１１（ｃ）に示すように、フェンス上部Ａに示されるような鋭角形状により、局所的な電界集中が発生しバリア性が劣化する。また、フェンス上部Ｂに示されるようにＣｕ膜の断面積が低下するため、配線抵抗が上昇し、電流集中等によるエレクトロマイグレーション耐性が劣化する。さらに、ホール底部Ｃに示されるようにフェンス発生によりヴィアホール１０５の実効的な深さが増大し、第２のバリア膜のカバレージ劣化によるＣｕ配線の埋め込み不良が発生する。
【００４２】
本実施形態によると、変質層１０６を用いることにより、先のフェンス１１０を除去し、以上の課題を解決することが出来る。その方法について、次に説明する。
【００４３】
図２（ａ）のエッチング工程において、デポ物１０９は必ず発生し、フェンス１１０の形成は避けられない。そこで、図１（ｂ）において、シリコン（Ｓｉ）と酸素（Ｏ）を主成分とする、有機ケイ酸塩ガラス（ＳｉＯＣ）から炭素（Ｃ）を除去することにより、変質層１０６を形成する。この変質層１０６は、少なくとも後の工程でフェンス１１０となる部分に形成される。その結果、実際に発生するフェンス１１０は変質層１０６の一部であり、弗酸（ＨＦ）系のガスを用いたエッチングにより容易に除去出来る。
【００４４】
一方、ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４、及びヴィアホール１０５底部にあるＳｉＣよりなる絶縁膜１０３は、ほとんどエッチングされない。
【００４５】
よって、ヴィアホール１０５、トレンチ１１１を順に形成した後、バリア膜１１２Ａを堆積する前に、発生したフェンス１１０のみを除去することが出来るため、バリア膜１１２Ａを密着性良く且つ均一に堆積し、Ｃｕ配線形成時における不良の発生を防ぐことが出来る。
【００４６】
以上より、本実施形態によると、トレンチエッチング時に形成されるフェンス１１０は容易に除去され、バリア膜のカバレージが低下せず、Ｃｕ膜の埋め込み性のよいデュアルダマシン配線構造を得ることが出来る。
【００４７】
なお、図１（ｂ）において、ヴィアホール１０５側壁部に変質層１０６を形成する際に、変質層１０６に対して上が厚く下が薄いテーパ形状になるように、ＮＨ3プラズマ処理を行うことも出来る。この場合、ウェットエッチングで変質層１０６を除去すると、ヴィアホール１０５は自己整合的にテーパ形状になる。その結果図３（ｂ）に示すように、その後のスパッタ法による第２バリア膜１１２Ａ及びシードＣｕの成膜や、電界メッキによるＣｕを主成分とした第２金属膜１１２Ｂ成膜時の均一なカバレージや埋め込み性を向上させることが出来る。
【００４８】
さらに、本実施形態に関しては、図１（ｃ）に示した有機ＡＲＣ１０７の埋め込み以外に、図４（ａ）に示すように、レジスト埋め込み後、全面エッチングすることにより形成したレジストプラグ１１３を用いることも出来る。また、図１（ｃ）に示した有機ＡＲＣ１０７の埋め込み以外の方法として、図４（ｂ）に示すように、図４（ａ）で形成したレジストプラグ１１３の上に、そのまま有機ＡＲＣ１０７膜を堆積する方法も、用いることが出来る。
【００４９】
（第２の実施形態）
第２の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００５０】
まず図５（ａ）に示すように、第１の実施形態と同様に、半導体基板（図示せず）上に形成された絶縁膜１０１の中に第１配線層用トレンチパターンと、ＴａとＴａＮ膜を積層にした第１バリアメタル１０２Ａと、シード用のＣｕ（図示せず）と、Ｃｕを主成分とした第１金属膜１０２Ｂからなる第１配線層１０２を形成する。
【００５１】
その後、ＮＨ3プラズマ処理を行い、Ｃｕ膜１０２上の自然酸化膜を還元・除去した後、ＳｉＣからなるＣｕのバリア絶縁膜１０３と、ＳｉＯＣからなる低誘電率膜１０４を成膜する。続いて、低誘電率膜１０４の上面を、ＣＭＰ法により平坦化する。
【００５２】
次に、フォトリソグラフィーによりヴィアパターン１２１を形成し、それをマスクとしてドライエッチングを行うことにより、ヴィアホール１０５を形成する。
【００５３】
その後、図５（ｂ）に示すように、ヴィアパターン１２１をそのままマスクとして、ＮＨ3プラズマ処理を行う。その結果、ヴィアホール１０５側壁部のＣ成分を一部抜いた、ＳｉとＯを主成分とした変質層１０６を形成することが出来る。
【００５４】
一方、ここでは実施形態１とは異なり、ヴィアパターン１２１がマスクになっているため、ＳｉＯＣ膜１０４表面には変質層１０６は形成されない。この際、ヴィアホール１０５側壁部の変質層１０６は、後のトレンチエッチング時に形成されるフェンス１１０の幅以上の膜厚を有している必要がある。
【００５５】
なお、ＮＨ3プラズマ処理以外でも、Ｏ2プラズマ等の低誘電率膜１０４よりＣ成分を抜くことができれば、他の方法でも良い。
【００５６】
その後、アッシング及び洗浄によりヴィアパターン１２１を除去する。
【００５７】
続いて、図５（ｃ）に示すように、有機ＡＲＣ膜１０７を塗布し、ヴィアホール１０５を埋め込むと共に、絶縁膜１０４の表面にもＡＲＣを形成する。その後、レジストを塗布し、リソグラフィーにより第２配線トレンチパターン１０８を形成する。
【００５８】
続いて、実施形態１と同様の方法を用いて、配線を完成する。
【００５９】
具体的にはまず、図６（ａ）に示すように、異方性ドライエッチングによりトレンチパターン１０８を形成する。この際、ドライエッチングの反応副生成物であるデポ物１０９と、それに起因したヴィアホール１０５側壁部のフェンス１１０が形成される。この時形成されるフェンス１１０は、変質層１０６で形成されている。図５（ｂ）に示す工程において、先にフェンス１１０の膜厚以上になるようにヴィアホール１０５の側壁部を変質させておいたためである。
【００６０】
次に、図６（ｂ）に示すように、アッシング及び洗浄により、有機ＡＲＣ膜１０７、トレンチパターン１０８、デポ物１０９を順に除去する。
【００６１】
その後、図６（ｃ）に示すように、ＨＦ系ガスを用いてエッチングを行い、変質層よりなるフェンス１１０を除去する。この際、ＨＦ系ではＳｉＯＣからなる低誘電率膜１０４及びヴィアホール１０５底部にあるＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００６２】
続いて、実施形態１と同様に、図７（ａ）に示すように、全面エッチングによりヴィアホール１０５底部のバリア絶縁膜１０３を除去し、図７（ｂ）に示すように、第２バリアメタル１１２Ａ、及びＣｕを主成分とした第２金属膜１１２Ｂからなる第２配線層１１２を形成する。
【００６３】
以上本実施形態に従えば、実施形態１と同様に、フェンス１１０を変質層１０６で構成することにより、ＨＦ系のガスを用いて、低誘電率膜１０４とバリア絶縁膜１０３をエッチングすることなく、フェンス１１０を除去でき、フェンスの無いデュアルダマシンの配線構造が実現できる。
【００６４】
また、ヴィアパターン１２１をマスクとして、そのままＮＨ3プラズマ処理を行っているため、低誘電率膜１０４表面上に変質層１０６が形成されない。従って、変質層１０６除去時のエッチングにより低誘電率膜１０４表面が受けるダメージを抑えることが出来、かつ工程数を増加させることなく、良質な低誘電率膜を形成することが出来る。
【００６５】
（第３の実施形態）
本発明の第３の実施形態に係る配線構造の形成方法について、図面を参照しながら説明する。
【００６６】
まず、図８（ａ）に示すように、半導体基板（図示せず）上に第１絶縁膜を堆積し、その上に第１配線層１０２を形成する。その後、バリア絶縁膜１０３、ＳｉＯＣからなる低誘電率膜１０４を順に成膜する。続いて、ＣＭＰ法により低誘電率膜１０４表面を平坦化し、その上に例えばＴＥＯＳにより成膜される酸化膜（ＳｉＯ2）等のキャップ膜１３１を形成する。
【００６７】
ここでは実施形態１と異なり、この「キャップ膜１３１を変質層形成時のマスクとして用いる」点に、本実施形態の特徴がある。
【００６８】
その後、フォトリソグラフィー及びドライエッチ、アッシング、洗浄によりヴィアホール１０５を形成する。
【００６９】
次に、図８（ｂ）に示すように、ＮＨ3プラズマ処理を行うことにより、ヴィアホール１０５側壁部のＣ成分を一部抜いた、ＳｉとＯを主成分とした変質層１０６を形成する。この際、ヴィアホール１０５側壁部の変質層１０６は、後のトレンチエッチング時に形成されるフェンス１１０の幅以上の膜厚である必要がある。一方、キャップ膜１３１がマスクとなり、低誘電率膜（ＳｉＯＣ）１０４表面には変質層１０６は形成されない。
【００７０】
なお、ＮＨ3プラズマ処理以外でも、Ｏ2プラズマ等の低誘電率膜１０４よりＣ成分を抜くことができる処理であれば、他の方法でも良い。
【００７１】
その後、図８（ｃ）に示すように、有機ＡＲＣ１０７を塗布してヴィアホール１０５を埋め込むとともに、キャップ膜１３１の表面にも有機ＡＲＣ１０７を形成する。その後レジストを塗布し、リソグラフィーにより第２配線トレンチパターン１０８を形成する。
【００７２】
続いて、図９（ａ）に示すように、異方性ドライエッチングによりトレンチパターン１０８を形成する。この際ドライエッチングの反応副生成物であるデポ物１０９と、それに起因したヴィアホール側壁部のフェンス１１０が形成される。図８（ｂ）の工程でフェンス１１０のサイズ以上になるように変質層１０６を形成してあるので、このフェンス１１０は、ヴィアホール１０５側壁部の変質層１０６で形成されている。
【００７３】
次に、図９（ｂ）に示すように、アッシング及び洗浄によりヴィアホール１０５中の有機ＡＲＣ１０７、レジストパターン１０８、デポ物１０９を除去する。
【００７４】
その後、図９（ｃ）に示すように、ＨＦ系のエッチングで変質層１０６及び変質層よりなるフェンス１１０及びキャップ膜１３１を除去する。この際ＨＦ系のガスでは、ＳｉＯＣからなる低誘電率膜１０４及びヴィアホール１０５底部のＳｉＣよりなるバリア絶縁膜１０３は、ほとんどエッチングされない。
【００７５】
続いて、図１０（ａ）に示すように、全面エッチングによりヴィアホール１０５底部のバリア絶縁膜１０３を除去し、図１０（ｂ）に示すように、第２バリアメタル１１２Ａ、及びＣｕを主成分とした第２金属膜１１２Ｂからなる第２配線層１１２を形成する。
【００７６】
以上より本実施形態に従えば、第１の実施形態と同様に、フェンス１１０を変質層１０６で構成することにより、ＨＦ系のガスを用いて、低誘電率膜１０４とバリア絶縁膜１０３をエッチングすることなく、フェンス１１０を除去でき、フェンスの無いデュアルダマシンの配線構造が実現できる。
【００７７】
また、あらかじめ形成した低誘電率膜１０４上のキャップ膜１３１が、変質層１０６形成時のＮＨ3プラズマ処理、及びトレンチエッチング後の第２配線トレンチパターン１０８を除去する際のアッシング時にもマスクとなる。よって、低誘電率膜１０４表面に変質層１０６が形成されず、低誘電率膜１０４表面部分へのアッシング時のダメージも少ないため、良質な低誘電率膜１０４を形成することが出来る。さらに、キャップ膜１３１はＳｉＯ2からなるために、変質層１０６を除去する際に同時に除去することが出来、工程数を増やすこともない。
【００７８】
また、同じマスクとして利用する場合であっても、第２の実施形態のようにヴィアホール１０５エッチング後のレジストをそのままマスクとした場合では、ＮＨ3プラズマ処理後ヴィアホール１０５側壁部にヴィアホールエッチング時のデポ物が一部残存し、十分な膜厚の変質層１０６を形成しにくい場合がある。
【００７９】
しかし、本実施形態ではヴィアホールパターンを除去した後にＮＨ3プラズマ処理を行うので、レジスト材料起因のデポ物１０９が発生しない。よって、容易に十分な膜厚の変質層１０６を形成することが可能である。
【００８０】
【発明の効果】
本発明によると、フェンスは改質層により形成される。よって、例えばＨＦ系のウェットエッチング処理を行うことにより、低誘電率膜とバリア絶縁膜をエッチングすることなく、容易にフェンスを除去することが出来る。
【００８１】
その結果、バリア膜のカバレージが良くなり、Ｃｕ膜の埋め込み配線において、局所的な電界集中の発生や、ヴィアホールの実効的な深さの増大を防ぐことが出来る。よって、エレクトロマイグレーション耐性が劣化しにくい、Ｃｕ膜の埋め込み性の良いデュアルダマシン配線構造を実現出来る。
【図面の簡単な説明】
【図１】第１の実施形態における工程断面図
【図２】第１の実施形態における工程断面図
【図３】第１の実施形態における工程断面図
【図４】第１の実施形態における工程断面図
【図５】第２の実施形態における工程断面図
【図６】第２の実施形態における工程断面図
【図７】第２の実施形態における工程断面図
【図８】第３の実施形態における工程断面図
【図９】第３の実施形態における工程断面図
【図１０】第３の実施形態における工程断面図
【図１１】従来方法の問題点を示す図
【図１２】フェンス形成の詳細部を示す断面図
【図１３】従来方法の工程断面図
【図１４】従来方法の工程断面図
【図１５】従来方法の工程断面図
【符号の説明】
１０１ 第１絶縁膜
１０２ 第１配線層
１０２Ａ 第１バリアメタル
１０２Ｂ 第１金属膜
１０３ バリア絶縁膜
１０４ 低誘電率膜
１０５ ヴィアホール
１０６ 変質層
１０７ 有機ＡＲＣ
１０８ 第２配線層トレンチパターン
１０９ デポ物
１１０ フェンス
１１１ トレンチ
１１２ 第２配線層
１１２Ａ 第２バリアメタル
１１２Ｂ 第２金属膜
１１３ レジストプラグ
１２１ ヴィアパターン
１３１ キャップ膜
Claims (5)
- 低誘電率膜に第１の溝を形成する工程と、
前記第１の溝の内壁にある前記低誘電率膜の表面部分に変質層を形成する工程と、
前記第１の溝中に、前記低誘電率膜に対して選択除去可能な材料からなるプラグを形成する工程と、
前記低誘電率膜及び前記変質層を一部除去し、前記低誘電率膜に前記第１の溝を一部含む第２の溝を形成する工程と、
前記プラグ及び前記変質層を選択的に除去し、前記低誘電率膜にヴィアホール及びトレンチを形成する工程とを備え、
前記変質層の幅は、前記第２の溝を形成する工程において前記変質層の一部に形成されるフェンスの幅以上に形成し、
前記変質層を、下部に比べ上部の方が厚い順テーパ形状として形成し、
前記変質層を除去することにより、順テーパ形状の前記ヴィアホールを形成することを特徴とする配線構造の形成方法。 - 前記プラグは有機材料から構成され、前記プラグはアッシング又は洗浄により除去され、前記変質層はウェットエッチングにより選択的に除去されることを特徴とする、請求項１に記載の配線構造の形成方法。
- 前記低誘電率膜は、主にＳｉ，Ｏ ，Ｃを構成成分として含み、前記変質層は前記低誘電率膜からＣ成分を抜く処理により形成されることを特徴とする、請求項１に記載の配線構造の形成方法。
- 前記第１の溝を、形成時のレジスト材をそのままマスクとして前記変質層を形成することを特徴とする、請求項１に記載の配線構造の形成方法。
- 前記低誘電率膜の上に、キャップ層を形成し、そのキャップ層をマスクに前記変質層を形成することを特徴とする、請求項１に記載の配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185776A JP4207113B2 (ja) | 2002-06-26 | 2002-06-26 | 配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185776A JP4207113B2 (ja) | 2002-06-26 | 2002-06-26 | 配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031637A JP2004031637A (ja) | 2004-01-29 |
| JP4207113B2 true JP4207113B2 (ja) | 2009-01-14 |
Family
ID=31181308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002185776A Expired - Fee Related JP4207113B2 (ja) | 2002-06-26 | 2002-06-26 | 配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207113B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016236A (ja) * | 2008-07-04 | 2010-01-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP5418887B2 (ja) * | 2009-05-27 | 2014-02-19 | 住友電気工業株式会社 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| WO2017199570A1 (ja) * | 2016-05-20 | 2017-11-23 | 株式会社日立国際電気 | クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム |
-
2002
- 2002-06-26 JP JP2002185776A patent/JP4207113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031637A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
| US7741228B2 (en) | Method for fabricating semiconductor device | |
| US7541276B2 (en) | Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer | |
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| JP4169150B2 (ja) | 犠牲ハードマスクを用いて金属パターンを形成する方法 | |
| US7250679B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3348706B2 (ja) | 半導体装置の製造方法 | |
| US8093149B2 (en) | Semiconductor wafer and manufacturing method for semiconductor device | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP3606272B2 (ja) | 配線構造の形成方法 | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JP2009027048A (ja) | 半導体装置の製造方法 | |
| US6841471B2 (en) | Fabrication method of semiconductor device | |
| JP2003007705A (ja) | 銅配線の形成方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060125 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |