JP2006324584A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006324584A
JP2006324584A JP2005148110A JP2005148110A JP2006324584A JP 2006324584 A JP2006324584 A JP 2006324584A JP 2005148110 A JP2005148110 A JP 2005148110A JP 2005148110 A JP2005148110 A JP 2005148110A JP 2006324584 A JP2006324584 A JP 2006324584A
Authority
JP
Japan
Prior art keywords
wiring
film
diffusion prevention
prevention film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005148110A
Other languages
English (en)
Inventor
Tsuneo Fujiki
恒夫 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005148110A priority Critical patent/JP2006324584A/ja
Priority to TW095115918A priority patent/TWI299883B/zh
Priority to US11/418,473 priority patent/US7666782B2/en
Priority to KR1020060041313A priority patent/KR100752971B1/ko
Publication of JP2006324584A publication Critical patent/JP2006324584A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】エレクトロマイグレーション耐性およびストレスマイグレーション耐性に優れた配線構造およびこの配線構造を少ない工程数で形成する形成方法を提供する。
【解決手段】第１絶縁層１０２が有する下層溝の内面に第１拡散防止膜１０４を介して埋め込み形成された下層配線１０５と、下層配線１０５上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜１０６と、第２絶縁層１０８および層間拡散防止膜１０６を貫通して下層配線１０５に達するビアホール１０９の内面に形成された導電性の第２拡散防止膜１１２と、この第２拡散防止膜１１２を介してビアホール内に埋め込み形成された導電体１１４とを備え、ビアホール底部における下層配線１０５の上面から第２絶縁層１０８の側面にわたって層間拡散防止膜１０６の構成材料からなる付着膜１０６ａが形成されたことを特徴とする配線構造。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、より詳細には銅を用いたダマシン法によって形成される多層配線構造において、エレクトロマイグレーション耐性およびストレスマイグレーション耐性を高めた配線構造を備えた半導体装置およびその製造方法に関する。
半導体装置の微細化に伴い、配線も微細化しており、その結果配線抵抗や配線間容量が増大し、デバイスの高速化のためには、より低抵抗な配線材料が要求されている。そこで、アルミニウムより低抵抗でエレクトロマイグレーション耐性に優れた銅が配線材料として用いられている。
銅は従来のドライエッチング法による加工が困難であり、予め絶縁層に銅配線のための溝を形成し、その溝内に金属膜を埋め込むように全面に金属膜を形成し、化学的機械的研磨法(ＣＭＰ法)で絶縁層上の金属膜を取り除き、溝の中にのみ金属膜を残すダマシン法を用いて配線を形成する必要がある。この方法は、ポリイミドとともに使用された、B.Luther等による、"PLANER COPPER-POLYIMIDE BACK END THE LINE INTER CONNECTIONS FOR ULSI DEVICES" ,Proceedings of 10th International VMIC,p15-21,1993 （非特許文献１）で報告されている。
特に最近では、更なる工程短縮のために、第１の配線と第２の配線を接続するビアホールと第２の溝への埋め込みを同時に形成するデュアルダマシン法が用いられている。この方法は、特開２００１−１６０５９０号公報（特許文献１：従来技術１）などに開示されている。以下に一般的なデュアルダマシン法について説明する。
まず、図１０（ａ）に示すように、半導体基板８００上に、Ｓｉ3Ｎ4からなるエッチング停止膜８０１が成膜され、そのエッチング停止膜８０１の上に、化学的気相成長法（ＣＶＤ法）でフッ素添加シリコン酸化膜（ＦＳＧ膜）からなる第１絶縁層８０２を形成し、この第１絶縁層８０２にフォトエッチング技術により第１溝８０３を形成する。次に、図１０（ｂ）に示すように、物理的気相成長法（スパッタ法）により第１溝８０３の内面にＴａＮからなる第１拡散防止膜８０４および銅シード膜を成膜し、その上に電解めっき法で溝８０３を埋め込むように第１絶縁層８０２上に銅膜を成膜し、ＣＭＰ法により第１絶縁層８０２上の銅膜を取り除いて、溝８０３内に第１配線８０５を形成する。
続いて、図１０（ｃ）および図１０（ｄ）に示すように、得られた基板上にＣＶＤ法によりＳｉ3Ｎ4からなる層間拡散防止膜８０６を形成し、この層間拡散防止膜８０６上にＦＳＧ膜からなる第２絶縁層８０８を形成する。次に、図１０（ｅ）および図１０（ｆ）に示すように、第２絶縁層８０８上に所定形状のレジストマスク８１５を形成し、ドライエッチングにより第２絶縁層８０８に層間絶縁層８０６に達するビアホール８０９を形成する。その後、レジストマスク８１５を除去する。
次に、図１０（ｇ）および図１１（ａ）に示すように、ビアホール８０９上に開口する所定形状のレジストマスク８１７を第２絶縁層８０８上に形成し、ドライエッチングによりビアホール８０９に連通する第２溝８１０を形成する。その後、レジストマスク８１７を除去する。次に、図１１（ｂ）に示すように、第２絶縁層８０８をマスクとして用いて、第１配線８０５上の層間拡散防止膜８０６をドライエッチングにより除去して第１配線８０５を露出させる。さらに、図１１（ｃ）および図１１（ｄ）に示すように、得られた基板上にスパッタリング法によりＴａＮからなる第２拡散防止膜８１２および銅シード膜を形成し、電解めっき法によりビアホールおよび第２溝が完全に埋まる膜厚で銅膜８１３を形成し、ＣＭＰ法により第２絶縁膜８０８上の銅膜８１３および第２拡散防止膜８１２を除去してビアホールおよび第２溝内にデュアルダマシン配線となる導電体および第２配線を形成する。
しかしながら、この従来技術１によるデュアルダマシン法で形成された配線構造において、微細化に伴い、ビアホール１０９および第２溝１１０の側壁（第２絶縁膜８０８の側面）にスパッタリング法により形成された第２拡散防止膜８１２は、堆積膜厚が３ｎｍ程度と薄くかつ不連続箇所も存在するため、エレクトロマイグレーション耐性およびストレスマイグレーション耐性に不利な構造となっている（図１１（ｃ）参照）。また、図１１（ｂ）で説明した層間拡散防止膜８０６のドライエッチングによって、除去された第１配線８０５の表面の銅がビアホール８０９の底付近の第２絶縁層８０８の側面に付着し、それによってもエレクトロマイグレーション耐性が劣化するおそれがあった。
近年、従来技術１の上記課題に対し、ビアホールおよび溝形成後に拡散防止膜を形成するに際して、ビアホール底の側壁に拡散防止膜を厚く付着させる方法（リスパッタ法）も採用されている。この方法は、特開２００４−１５３１６２号公報（特許文献２：従来技術２）に開示されている。以下にリスパッタ法について説明する。
この従来技術２では、先ず、図１２（ａ）および図１２（ｂ）に示すように、従来技術１の一般的なデュアルダマシン法と同様に第１配線９０５および第１絶縁層９０２上にビアホール９０９および第２溝９１０を形成し、第１配線９０５上のＳｉ3Ｎ4からなる層間拡散防止膜９０６をドライエッチングして第１配線９０５を露出させる。
その後、図１２（ｄ）および図１２（ｅ）に示すように、スパッタ法でＴａＮからなる第２拡散防止膜９１２を成膜し、ＲＦバイアスを印加して、ビアホール９０９の底の第２拡散防止膜９１２をスパッタエッチングし、エッチングによって除去された第２拡散防止膜９１２の構成材料であるＴａＮ９１２ａをビアホール９０９の底部側壁に付着させる。続いて、図１２（ｆ）に示すように、第２拡散防止膜９１２の上にＴａＮからなる第３拡散防止膜９１３を積層して、ビアホール９０９および第２溝９１０の側壁を厚い膜厚の拡散防止積層膜で被覆する。その後、第３拡散防止膜９１３上にスパッタ法で銅シード膜を形成し、電解めっき法によりビアホールおよび第２溝が完全に埋まる膜厚で銅膜９１４を成膜し、ＣＭＰ法により銅膜９１４、第３拡散防止膜９１３および第２拡散防止膜９１２を除去して、ビアホールおよび第２溝内にデュアルダマシン配線となる導電体および第２配線を形成する。
"PLANER COPPER-POLYIMIDE BACK END THE LINE INTER CONNECTIONS FOR ULSI DEVICES" ,Proceedings of 10th International VMIC,p15-21,1993 特開２００１−１６０５９０号公報 特開２００４−１５３１６２号公報
しかしながら、この従来技術２のリスパッタ法でも、図１２（ｃ）に示すようにＳｉ3Ｎ4からなる層間拡散防止膜９０６をドライエッチングする際に銅からなる第１配線９０５の表面までエッチングするため、ビアホール９０９の底付近の第２絶縁層９０５の側面に銅が付着し、その結果、第２絶縁層９０８中に銅が拡散してエレクトロマイグレーション耐性およびストレスマイグレーション耐性が劣化する可能性がある。なお、図１２（ｃ）において、第１配線９０５上の矢印は銅が第２絶縁層９０８の側面（楕円点線の領域）に付着する状態を表している。
本発明は、上記問題に鑑みなされたものであり、エレクトロマイグレーション耐性およびストレスマイグレーション耐性に優れた配線構造および形成方法を提供することを目的とする。
かくして、本発明によれば、第1絶縁層と、この第１絶縁層が有する下層溝の内面に形成された第１拡散防止膜と、この第１拡散防止膜を介して前記下層溝内に埋め込み形成された下層配線と、前記下層配線上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜と、前記第１絶縁層および層間拡散防止膜の上に形成された第２絶縁層と、前記第２絶縁層および層間拡散防止膜を貫通して下層配線に達するビアホールの内面に形成された導電性の第２拡散防止膜と、この第２拡散防止膜を介してビアホール内に埋め込み形成され導電体とを備え、前記ビアホール底部における下層配線の上面から第２絶縁層の側面にわたって層間拡散防止膜の構成材料からなる付着膜が形成された配線構造が提供される。
本発明の別の観点によれば、第1絶縁層に下層溝を形成する工程（ａ）と、前記下層溝内に第１拡散防止膜を形成し、この第１拡散防止膜を介して下層溝内に下層配線を埋め込んで形成する工程（ｂ）と、少なくとも前記下層配線の上面全面に高融点金属または高融点金属化合物からなる層間拡散防止膜を形成する工程（ｃ）と、前記層間拡散防止膜および第1の絶縁層上に第２絶縁層を形成する工程（ｄ）と、前記第２絶縁層をエッチングして下層配線の直上に層間拡散防止膜に達するビアホールを形成する工程（ｅ）と、前記ビアホール内の層間拡散防止膜をエッチングすることにより、下部配線を露出すると共に、層間拡散防止膜の構成材料をビアホール底部における下層配線の上面から第２絶縁層の側面にわたって付着させて付着膜を形成する工程（ｆ）と、ビアホールの内面に導電性の第２拡散防止膜を形成し、この第２拡散防止膜を介してビアホール内に導電体を埋め込み形成する工程（ｇ）とを含む配線構造の形成方法が提供される。
本発明の配線構造およびその形成方法によれば、下層配線の上に高融点金属または高融点金属化合物からなる層間拡散防止膜を形成し、上層の第２絶縁層にビアホールおよび上層溝を形成した後、層間拡散防止膜をエッチングしてその材料をビアホール底の側壁（第２絶縁膜の側面）に付着させることで、このエッチングにより下層配線（例えば銅配線）がエッチングされても下層配線の金属材料がビアホール底の側壁に付着することがない。つまり、一般的にビアホールの幅は下層配線の幅以下であるためビアホール底の側壁と下層配線の上面が近く、そのためエッチング時に下層配線の金属材料が第２絶縁膜に付着し易いが、本発明によれば付着膜によって金属材料の第２絶縁膜への付着を確実に防止することができる。その結果、第１配線の金属材料が第２絶縁層中に拡散することがなく、エレクトロマイグレーション耐性が向上する。
また、後工程で形成する第２拡散防止膜は、付着膜が足がかりとなって第２絶縁層の側面に５ｎｍ以上の膜厚で従来技術１よりも厚く成膜されるため、ビアホール内に形成した導電体の材料（例えば銅）の第２絶縁層中への拡散が効果的に防止されるとともに、エレクトロマイグレーション耐性が向上する。
また、本発明によれば、第１配線の上面に高融点金属または高融点金属化合物からなる拡散拡散防止膜を形成しているので、第１配線と層間拡散防止膜との界面における膜ストレスが安定し、その結果、ストレスマイグレーション耐性が向上し、信頼性に優れた配線構造を得ることができる。
なお、本発明の上記効果は、多層配線構造でも得ることができる。
本発明の配線構造は、第1絶縁層と、この第１絶縁層が有する下層溝の内面に形成された第１拡散防止膜と、この第１拡散防止膜を介して前記下層溝内に埋め込み形成された下層配線と、前記下層配線上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜と、前記第１絶縁層および層間拡散防止膜の上に形成された第２絶縁層と、前記第２絶縁層および層間拡散防止膜を貫通して下層配線に達するビアホールの内面に形成された導電性の第２拡散防止膜と、この第２拡散防止膜を介してビアホール内に埋め込み形成され導電体とを備え、前記ビアホール底部における下層配線の上面から第２絶縁層の側面にわたって層間拡散防止膜の構成材料からなる付着膜が形成されていることを特徴としている。
本発明の配線構造は、上記の基本構造に加え、基板を備えても良い。この場合、第１絶縁層は基板上に直接または他の層を介して形成されてもよく、あるいは第１絶縁層自体が基板の役割するものであってもよい。また、第１絶縁層を基板上に形成する場合、基板と第１絶縁層の間にエッチング停止膜を形成し、第１絶縁層をエッチングして下層溝を形成する場合に、エッチング停止膜にてエッチングの進行を基板に達する前で阻止するようにしてもよい。
また、本発明の配線構造は、第２絶縁層が、ビアホールと連通しかつ内面に第２拡散防止膜を有する上層溝をさらに備え、導電体と接続する上層配線が上層溝内に形成された２層配線構造であってもよく、さらには２層目の導電体および上層配線を有する構造を同様に繰り返し積層した３層以上の配線構造であってもよい。３層以上の配線構造とする場合、上記基本構造と同様に、例えば２層目の配線上に上記層間拡散防止膜を形し、３層目の絶縁層内のビアホールの底部側壁に層間拡散防止膜の構成材料からなる付着膜を形成することが好ましい。
また、各配線層内の配線数は特に限定されず、１本でも２本以上でもよい。同一配線層内に複数の配線を有し、隣接する配線の電位が異なる場合、それらの配線同士がショートしないように、隣接する各配線上の層間拡散防止膜は分離される。
以下、本発明の配線構造の各構成要素について説明する。
（基板）
本発明において、基板としては特に限定されず、例えばシリコン、ガリウム等の半導体基板、化合物半導体基板、ＳＯＩ基板、絶縁性基板（例えばガラス基板および樹脂製基板）等が挙げられる。また、これらの基板上にＭＯＳトランジスタ、メモリ素子、容量素子、抵抗素子等の半導体素子が形成されていてもよい。
（第１および第２絶縁層）
本発明において、第１および第２絶縁層としては、有機ポリマー膜（例えばダウケミカル社製のＳＩＬＫ）、シリコン酸化膜（ＳｉＯ2膜）、炭素添加シリコン酸化膜（ＳｉＯＣ膜）、フッ素添加シリコン酸化膜（ＦＳＧ膜）、シリコン窒化膜（Ｓｉ3Ｎ4膜）等が挙げられ、中でもＦＳＧ膜が好ましい。
第１および第２絶縁層を形成する方法としては特に限定されず、例えば化学的気相成長法（ＣＶＤ法）、塗布法等を挙げることができる。
（下層配線、導電体および上層配線等）
本発明において、下層配線、導電体および上層配線等の配線材料としては特に限定されず、例えばアルミニウム、アルミニウム合金、銅、銅合金等が挙げられるが、アルミニウムより低抵抗でエレクトロマイグレーション耐性に優れた銅または銅合金が好ましい。銅合金としては、錫、ジルコニウムおよびパラジウムのうちの1種または２種以上を含む銅合金が好ましい。
下層配線、導電体および上層配線を形成する方法としては特に限定されず、例えば物理的気相成長法（スパッタ法）により金属シード膜を１００〜１５０ｎｍ程度の膜厚で形成し、その後、電解めっき法によりビアホールおよび溝を金属膜で完全に埋め込み、余分な金属膜を化学的機械的研磨法（ＣＭＰ法）、エッチング等により除去する方法、あるいは無電解めっき法でビアホールおよび溝を金属膜で完全に埋め込み、余分な金属膜をＣＭＰ法、エッチング等により除去する方法が挙げられる。
（第１、第２拡散防止膜および層間拡散防止膜）
本発明において、第１拡散防止膜の材料としては、下層配線を構成する金属原子が第１絶縁膜中に拡散し難い材料であればよく、例えばＳｉ3Ｎ4、Ｔａ、ＴａＮ、Ｗ、ＷＳｉＮ、Ｔｉ、ＴｉＮ等が挙げられ、下層配線が銅または銅合金からなる場合は、Ｔａ、ＴａＮ、Ｗ、ＷＳｉＮ、Ｔｉ、ＴｉＮ等の高融点金属または高融点金属化合物が好ましく、特にＴａ、ＴａＮが好ましい。
層間拡散防止膜の材料としては、層間容量を低減する観点からＳｉ3Ｎ4などの比誘電率の高い材料が含まれず、かつ、下層配線および導電体を構成する金属原子が第１絶縁層および第２絶縁層中に拡散し難い材料が好ましく、例えばＴａ、ＴａＮ、Ｗ、ＷＳｉＮ、Ｔｉ、ＴｉＮ等の高融点金属または高融点金属化合物が挙げられ、中でもＴａ、ＴａＮが好ましい。
第２拡散防止膜の材料としては、層間拡散防止膜と同様の観点から、層間拡散防止膜と同じ材料が好ましい。
第１、第２拡散防止膜および層間拡散防止膜は、スパッタリング法、ＣＶＤ法等の公知技術により単層膜（１層）あるいは２層以上を積層した積層膜として形成することができる。また、膜厚としては、第１拡散防止膜は１０〜２０ｎｍ程度、好ましくは１２〜１８ｎｍであり、層間拡散防止膜は１０〜５０ｎｍ程度、好ましくは２０〜４０ｎｍであり、第２拡散防止膜はビアホール底面に５ｎｍ以上、好ましくは５〜１０ｎｍ、ビアホール側面に５ｎｍ以上、好ましくは５〜１０ｎｍである。
以下、本発明を適用した具体的な実施形態について図面を参照しながら説明する。
（実施形態１）
図１および図２は本発明の実施形態１の配線構造の製造工程の一部を示す断面図である。
この実施形態１の配線構造の製造方法を具体的に説明すると、まず、半導体基板１００の上にＳｉ3Ｎ4からなるエッチング停止膜１０１を成膜し、さらに膜厚２００〜４００ｎｍの第１絶縁層１０２を成膜し、フォトレジスト膜（図示省略）をマスクとして用いて第１絶縁層１０２をドライエッチングして複数の第1溝（下層溝）１０３を形成する（図１（ａ）参照）。
次に、第１絶縁層１０２の表面および各第１溝１０３の内面を覆うように、膜厚１０〜２０ｎｍのＴａＮからなる第１拡散防止膜１０４を成膜し、その上に膜厚１００〜１５０ｎｍの銅シード膜を成膜し、銅シード膜の表面上に銅の電解めっきによって第１溝１０３を完全に埋め込む膜厚の銅膜を形成する。続いて、ＣＭＰ法により第１絶縁層１０２上の銅膜および第１拡散防止膜１０４を除去して、複数の第１配線（下層配線）１０５を形成する（図１（ｂ）参照）。このとき、ＣＭＰ法による２段階研磨を行なうことができる。
ＣＭＰ法による２段階研磨の一例を説明すると、第１段階では、シリカ（酸化シリコン）、アルミナ（酸化アルミニウム）またはセリア（酸化セリウム）等の砥粒と過酸化水素水等の酸化剤を含む研磨剤（スラリー）を用いて研磨が行なわれる。例えば、Ｃｕ−ＣＭＰ用の一般的な研磨剤として知られる、酸化アルミニウム砥粒と2.5重量％の過酸化水素水を含む研磨剤を流量200ml/minにて用い、研磨圧力21kPa、定盤回転数90rpm、ウエハ回転数85rpmとして銅を600nm/minの研磨速度にて除去し、第１溝１０３内を除く領域に第１拡散防止膜１０４が露出した時点を研磨終点とする。より高い平坦性を得るために、第１拡散防止膜１０４が露出する直前においては、研磨圧力を14kPa、定盤回転数45rpm、ウエハ回転数43rpmとして銅を200nm/min以下の研磨速度にて除去するとよい。
第２段階では、シリカ（酸化シリコン）、アルミナ（酸化アルミニウム）またはセリア（酸化セリウム）等の砥粒を含む研磨剤を用いて施される。例えば、シリカ砥粒を含む研磨剤を流量200ml/minにて用い、研磨圧力21kPa、定盤回転数100rpm、ウエハ回転数93rpmとして銅を100nm/min、第１拡散防止膜１０４を100nm/min、第１絶縁層１０２を10nm/min以下の研磨速度にて除去し、第１溝１０３内を除く領域に第１絶縁層１０２を露出させる。
次に、図１（ｃ）に示すように、第１配線１０５上および第１絶縁層１０２上にスパッタリング法またはＣＶＤ法により膜厚１０〜５０ｎｍのＴａＮからなる層間拡散防止膜１０６を成膜する。なお、ＴａＮに限らず、Ｔａ、Ｔｉといった高融点金属膜、ＷＮ、ＷＳｉＮなどの高融点金属窒化膜、ＴａＮ／Ｔａといった積層膜を同程度の膜厚で用いても良い。
スパッタ法（ＴａＮ）の場合、例えばＤＣパワー１０００Ｗに設定する条件で行なうことができる。また、ＣＶＤ法（ＴｉＮ）の場合、例えば原料ガスとしてＴＤＭＡＴ(テトラジメチルアミノチタン)、成膜温度３００〜４００℃、圧力１〜１０Ｔｏｒｒ、バブリングガスとしてＨｅガスを使用する条件で行なうことができる。
次に、図１（ｄ）〜（ｆ）に示すように、レジストマスク１０７を用いて第１配線１０５の上面全面および第１拡散防止膜１０４の上面にのみ層間拡散防止膜１０６を残し、第１絶縁層１０２上の層間拡散防止膜１０６をドライエッチングにより除去する。ドライエッチングの条件としては、例えば１０ｍＴ、Ｃｌ2／ＢＣｌ3／ＣＨＦ3／Ａｒ:６０／３５／５／４０ｓｃｃｍ、ソース８００Ｗ/バイアス１２５Ｗ、１５ｓｅｃとすることができる。
次に、図１（ｇ）に示すように、層間拡散防止膜１０６および第１絶縁層１０２上にＣＶＤ法で膜厚６００〜８００ｎｍのＦＳＧからなる第２絶縁層１０８を形成する。続いて、図１（ｈ）に示すように、レジストマスクを用いたドライエッチング技術により、各第１配線１０５上に、各第１配線１０５の幅以下の幅のビアホール１０９を層間拡散防止膜１０６に達するまで形成し、さらに、図２（ａ）に示すように隣接する一対のビアホール１０９の上部を連通させてなる第２溝（上層溝）１１０を形成する。すなわち、デュアルダマシン法における微細孔と配線溝が形成される。この場合、例えば第１配線の幅Ｗ１は
１４０〜２００ｎｍ、ビアホール１０９の幅Ｗ２は１２０〜１６０ｎｍに設定される。また、ドライエッチングの条件としては、例えばＣ4Ｆ6／Ｏ2／Ａｒ：３０／３０／８００ｓｃｃｍ、バイアス３０００Ｗ、３０ｍＴ、７０ｓｅｃとすることができる。
次に、図２（ｂ）に示すように、ビアホール底に露出した第１配線１０５上の層間拡散防止膜１０６を、不活性ガスＡｒ、Ｘｅ、Ｈｅなどを用いてパワー１００〜３５０Ｗで１０〜３０秒間スパッタエッチングして第１配線１０５を露出させる。この際、ビアホール１０９の幅は第１配線１０５の幅以下と狭いため、スパッタエッチングによって層間拡散防止膜１０６の構成材料であるＴａＮが周囲に飛散しビアホール１０９の底部側壁（第２絶縁層１０８の側面）に付着し、ＴａＮからなる付着膜１０６ａがリング状に形成される。このとき、付着膜１０６ａは、図３に示すように、第１配線１０５と接する幅Ｗが１〜７ｎｍ程度（好ましくは５ｎｍ以上）、高さＨが３〜１５ｎｍ程度（好ましくは１０ｎｍ以上）で形成される。
この付着層１０６ａがビアホール底部における第１配線１０５の上面から第２絶縁層１０８の側面にかけて形成されることにより、スパッタエッチング時に第１配線１０５の表面がエッチングされて銅が飛散しても、銅が付着膜１０６ａに付着するため第２絶縁膜１０８の側面には付着せず、それによってエレクトロマイグレーション耐性を向上させることができる。付着層１０６ａを上記サイズに形成する上で、層間拡散防止膜１０６の膜厚は１０〜５０ｎｍが好ましく、さらに層間拡散防止膜１０６のスパッタエッチングの条件は上述したように不活性ガス：Ａｒ、Ｘｅ、Ｈｅ等、パワー：１００〜３５０Ｗ、エッチング時間：１０〜３０秒間が好ましい。なお、付着膜１０６ａの幅Ｗが１ｎｍ未満および／または高さＨが３ｎｍ未満であると、信頼性（特にエレクトロマイグレーション耐性）に劣る。
次に、図２（ｃ）および図３に示すように、第２絶縁層１０８の表面、第２溝１１０およびビアホール１０９の内面を覆うようにＴａＮからなる第２拡散防止膜１１２を成膜する。このとき、ビアホール１０９の底側においては、第２拡散防止膜１１２は第１配線１０５の上面から付着膜１０６ａの表面にかけて覆うように形成される。この結果、第２拡散防止膜１１２と付着膜１０６ａとの厚い積層膜によってビアホール１０９の底部周囲の第２絶縁層１０８の側面が被覆される。また、付着膜１０６ａよりも上の部分の第２拡散防止膜１１２は、付着膜１０６ａを足がかりとして比較的厚い膜厚５ｎｍ以上で第２絶縁層の側面に形成される。なお、第１配線１０５の上面およびビアホール１０９内の第１配線１０５の上面に堆積する第２拡散防止膜の膜厚は５〜１０ｎｍ程度である。
このように、ビアホール１０９の内面が第２拡散防止膜１１２および付着膜１０６ａによって比較的厚く形成されるため、後工程でビアホール内に埋め込まれる銅膜中の銅原子が第２絶縁層１０８に拡散することを効果的に防止することができ、エレクトロマイグレーション耐性を向上させることができる。
次に、図２（ｄ）に示すように、デュアルダマシン法により第２拡散防止膜１１２の上に、膜厚３０〜１５０ｎｍの銅シード膜を成膜し、電解めっき法にてビアホール１０９および第２溝１１０を完全に埋め込む膜厚で銅膜１１３を第２の絶縁層１０８上に成膜する。その後、めっき銅の粒成長および研磨レートの安定化のために１００〜４００℃の温度で１０秒〜６０分間アニーリング処理を行った後、ＣＭＰ法により第２絶縁層１０８上の銅膜１１３および第２拡散防止膜１１２を除去することにより、ビアホール内に導電体１１４を形成すると共に、第２溝１１０内に第２配線（上層配線）１１５を形成する。ここまでの工程により２層配線構造が形成される。
次に、図２（ｅ）に示すように、第２配線１１４上に３層目のデュアルダマシン配線構造を形成する。この場合、導電体１１４および第２配線１１５を有する２層目のデュアルダマシン配線構造と同様の材料、方法にて行なえばよい。すなわち、第２配線１１５上にＴａもしくはＴａＮのような高融点金属もしくは高融点金属化合物からなる第４拡散防止膜１１６を形成し、その上に第３絶縁層１１７を形成し、第３絶縁層１１７内にビアホールおよび第３溝を形成し、第４拡散防止膜１１６をスパッタエッチングして付着膜をビアホール底部の側面に形成し、ビアホールおよび第３溝の内部に第５拡散防止膜１１８を介して導電体１１９および第３配線１２０を形成する。
（実施形態２）
図４および図５は本発明の実施形態２の配線構造の製造工程の一部を示す断面図である。なお、実施形態２における実施形態１と異なる点を主に詳しく説明する。
実施形態２では、図４（ａ）に示すように、実施形態１と同様の方法により第１絶縁層２０２上に膜厚１０〜２０ｎｍの第１拡散防止膜（ＴａＮ）２０４を介して膜厚１００〜１５０ｎｍの銅膜２０５ａを形成して第１溝を完全に埋め込む。次に、図４（ｂ）に示すように、第１絶縁層２０２よりも金属膜の研磨レートが高いＣＭＰ法によって、第１絶縁層２０２上の銅膜２０５ａおよび第１拡散防止膜２０４を除去し、第１配線２０５を形成する。このとき、第１配線２０５の上面を第１絶縁層２０２の表面よりも１０〜５０ｎｍ程度低くする。なお、図４（ａ）において、符号２００は半導体基板であり、２０１はエッチング停止膜を示している。
この場合のＣＭＰ法は、以下のような２段階研磨を行なうことができる。
第１段階では、シリカ（酸化シリコン）、アルミナ（酸化アルミニウム）、またはセリア（酸化セリウム）等の砥粒と過酸化水素水等の酸化剤を含む研磨剤（スラリー）が用いられる。例えば、Ｃｕ−ＣＭＰ用の一般的な研磨剤として知られる、酸化アルミニウム砥粒と2.5重量％の過酸化水素水を含む研磨剤を流量200ml/minにて用い、研磨圧力21kPa、定盤回転数90rpm、ウエハ回転数85rpmとして銅膜２０５ａを600nm/minの研磨速度にて除去し、第１絶縁層２０２上の第１拡散防止膜２０４が露出された時点を研磨終点とする。より高い平坦性を得るために、第１拡散防止膜２０４の露出する直前においては、研磨圧力を14kPa、定盤回転数45rpm、ウエハ回転数43rpmとして銅膜２０５ａを200nm/min以下の研磨速度にて除去するとよい。
第２段階では、シリカ（酸化シリコン）、アルミナ（酸化アルミニウム）、またはセリア（酸化セリウム）等の砥粒を含む研磨剤が用いられる。例えば、シリカ砥粒を含む研磨剤を流量200ml/minにて用い、研磨圧力21kPa、定盤回転数100rpm、ウエハ回転数93rpmとして銅膜２０５ａを100nm/min、第１拡散防止膜２０４を100nm/min、第１絶縁層２０２を10nm/min以下の研磨速度にて除去し、第１絶縁層２０２が露出した後、30秒以上のいわゆる過剰研磨（オーバーポリッシング）を行う。
次に、図４（ｃ）に示すように、第１配線２０５上および第１絶縁層２０２上に、第１絶縁層２０２の上面から第１配線２０５の上面までの深さ分と略等しい膜厚１０〜５０ｎｍ程度のＴａＮからなる層間拡散防止膜２０６をスパッタリング法により成膜する。次に、図４（ｄ）に示すように、第１配線２０５上を被覆するマスクを用いてドライエッチングして、第１配線２０５上の層間拡散防止膜２０６のみ残し、第１絶縁層２０２上の層間拡散防止膜２０６を除去する。その結果、層間拡散防止膜２０６の上面が第１絶縁層の表面とほぼ同じ高さとなり、実施形態１よりも平坦性に優れた配線構造を形成することができる。
その後の工程は、実施形態１と同様の方法でデュアルダマシン配線構造を形成することができる。すなわち、図４（ｅ）〜図５（ａ）に示すように、実施形態１と同様の方法により層間拡散防止膜２０６および第１絶縁層２０２上に第２絶縁層２０８を形成し、第２絶縁層２０８内に第１配線２０５の幅以下の幅のビアホール２０９を形成し、隣接するビアホール２０９の上部を連通してなる第２溝２１０を形成する。
次に、図５（ｂ）に示すように、第１配線２０５上の層間拡散防止膜２０６をスパッタエッチングして、ビアホール２０９の底の側面に付着膜２０６ａを形成し、かつ第１配線２０５を露出させる。この付着膜２０６ａは、第１配線２０５と接する幅が１〜７ｎｍ程度、高さが３〜１５ｎｍ程度として形成される。次に、図５（ｃ）および図５（ｄ）に示すように、第２絶縁層２０８の表面および第２溝２１０とビアホール２０９の内面を覆うようにＴａＮからなる第２拡散防止膜２１２を成膜し、ビアホール２０９および第２溝２１０を銅膜２１３にて埋め込み、アニーリング処理し、ＣＭＰ法により第２絶縁層２０８上の銅膜２１３および第２拡散防止膜２１２を除去する。
（実施形態３）
図６および図７は本発明の実施形態３の配線構造の製造工程の一部を示す断面図である。
この実施形態３では、絶縁層からなる２層目および３層目をシングルダマシン配線構造で形成する。まず、図６（ａ）〜（ｃ）に示すように、実施形態１と同様の方法により第１配線３０５および第１絶縁層３０２上にスパッタリング法により膜厚１０〜５０ｎｍ程度のＴａＮからなる第１層間拡散防止膜３０６を成膜し、レジストマスク３０７を用いて第１配線３０５上の第１層間拡散防止膜３０６を残し、第１絶縁層３０２上の第１層間拡散防止膜３０６をエッチングにより取り除き、その後レジストマスク３０７を除去する。なお、図６（ａ）において、符号３００は半導体基板、３０１はエッチング停止膜、３０４は第１拡散防止膜を示している。
次に、図６（ｄ）に示すように、第１層間拡散防止膜３０６および第１絶縁層３０２上にＣＶＤ法により膜厚２００〜４００ｎｍ程度のＦＳＧからなる第２絶縁層３０８を形成する。この第２絶縁層３０８の膜厚は、後工程で形成するビアホールの深さに相当する。
次に、図６（ｅ）に示すように、レジストマスクを用いたエッチング技術により、第２絶縁層３０８に第１配線３０５の幅以下の幅のビアホール３０９を形成する。この工程で、第１層間拡散防止膜３０６が露出する。続いて、図６（ｆ）に示すように、ビアホール３０９の底に露出した第１層間拡散防止膜３０６を実施形態１と同様にスパッタエッチングして、ビアホール３０９の底の側壁に付着膜３０６ａを形成する。この付着膜３０６ａは、第１配線３０５と接する幅が１〜７ｎｍ程度、高さは３〜１５ｎｍ程度である。
次に、図７（ａ）および（ｂ）に示すように、第２絶縁層３０８の表面とビアホール３０９の内面を覆うようにＴａＮからなる第２拡散防止膜３１２を成膜し、第２拡散防止膜３１２上に膜厚３０〜１５０ｎｍの銅シード膜を成膜し、ビアホールが完全に埋まる膜厚で第２絶縁層３０８上に銅膜を電解めっき法により成膜し、１００〜４００℃の温度で１０秒〜６０分間アニーリング処理を行った後、ＣＭＰ法により第２絶縁層３０８上の銅膜を取り除いて、ビアホール内に導電体３１４を形成する。
次に、図７（ｃ）に示すように、導電体３１４および第２絶縁層３０８上に、ＣＶＤ法により膜厚３０〜５０ｎｍ（好ましくは４０ｎｍ程度）のＳｉ3Ｎ4、ＳｉＣ等からなる第２層間拡散防止膜３１６を形成し、さらに第２層間拡散防止膜３１６上にＣＶＤ法により膜厚２００〜４００ｎｍ程度のＦＳＧからなる第３絶縁層３１７を形成する。その後、第３絶縁層３１７上にレジストマスクを形成し、第３絶縁層３１７および第２層間拡散防止膜３１６をドライエッチングして、各導電体３１４上に、各導電体３１４の幅よりも大きい幅の第２溝３１８を形成する。このドライエッチングの際、第２層間拡散防止膜３１６の材料がＳｉ3Ｎ4、ＳｉＣ等の高融点金属を含まない材料であり、かつエッチングがスパッタエッチングではないことにより、第２溝３１８の底部側における第３絶縁層３１７の側面には第２層間拡散防止膜３１６の材料からなる付着膜は形成されない。しかしながら、エレクトロマイグレーション耐性およびストレスマイグレーション耐性は、ビアホール底側壁から絶縁膜への銅拡散の影響が大きいため、第２溝３１８の側壁に第２層間拡散防止膜３１６の材料からなる付着膜が形成されなくとも、エレクトロマイグレーション耐性およびストレスマイグレーション耐性は維持される。
次に、図７（ｄ）に示すように、第２溝３１８の内面および第３絶縁層３１７の表面にＴａＮからなる第３拡散防止膜３１９を形成する。この第３拡散防止膜３１９は、第２溝３１８の側面における膜厚が５ｎｍ以上が好ましい。その後、第２溝３１８が完全に埋まる膜厚で銅膜３２０を成膜し、第３絶縁層３１７が露出するまでＣＭＰ法により銅膜３２０および第３拡散防止膜３１９を除去して、導電体３１４と接触する第２配線を形成する。
（実施形態４）
図８は本発明の実施形態４の配線構造の製造工程の一部を示す断面図である。
この実施形態４では、実施形態１と同様に２層目をデュアルダマシン配線構造で形成するが、第１配線上の層間拡散防止膜が第１配線の幅よりも大きい幅で形成されている。以下、実施形態４の実施形態１と異なる点を主に説明する。
図８（ａ）は、層間拡散防止膜４０６上にレジストマスク４０７が形成された状態を示している。このレジストマスク４０７は、各第１配線４０５上に、各第１配線４０５の幅よりも大きい幅で形成される。このレジストマスク４０７のサイズが実施形態１とは異なる以外は、この工程までを実施の形態１と同様の方法にて行なうことができる。なお、図８（ａ）において、符号４００は基板、４０１はエッチング停止膜、４０２は第１絶縁膜、４０４は第１拡散防止膜を示している。
次に、図８（ｂ）および（ｃ）に示すように、レジストマスク４０７を用いて層間拡散防止膜４０６を実施形態１と同様の条件でドライエッチングし、レジストマスク４０７を除去する。これによって、隣接する各第１配線４０５上に、各第１配線４０５の幅よりも大きい幅の層間拡散防止膜４０６が形成される。このように、層間拡散防止膜４０６は、第１配線４０５の幅よりも大きい幅で形成されてもよいが、隣接する第１配線４０５の電位が異なる場合は第１配線４０５同士がショートしないよう、図８（ｃ）に示すように各第１配線４０５上の層間拡散防止膜４０６を完全に分離し電気的に絶縁する必要がある。なお、隣接する第１配線４０５の電位が同じ場合は、各第１配線４０５上の層間拡散防止膜４０６は繋がっていても問題はない。
その後は、実施形態１の図１（ｇ）〜図２（ｄ）で説明した方法と同様に工程を進め、図８（ｄ）に示すように、第２絶縁層４０８内のビアホールおよび第２溝内に銅膜４１３を埋め込んでなる導電体および第２配線を形成してデュアルダマシン配線構造を構成すればよい。図８（ｄ）において、符号４０６ａは層間拡散防止膜４０６の材料からなる付着膜、４１２は第２拡散防止膜を示している。さらには、実施形態１の図１（ｅ）で説明したように３層目にもデュアルダマシン配線構造を形成してもよい。
（実施形態５）
図９は本発明の実施形態５の配線構造の製造工程の一部を示す断面図である。
この実施形態５では、実施形態３と同様に絶縁層からなる２層目および３層目をシングルダマシン配線構造で形成するが、第１配線上の層間拡散防止膜が第１配線の幅よりも大きい幅で形成されている。以下、実施形態５の実施形態３と異なる点を主に説明する。
図９（ａ）は、第１層間拡散防止膜５０６上にレジストマスク５０７が形成された状態を示している。このレジストマスク５０７は、各第１配線５０５上に、各第１配線５０５の幅よりも大きい幅で形成される。このレジストマスク５０７のサイズが実施形態３とは異なる以外は、この工程までを実施の形態３と同様の方法にて行なうことができる。なお、図９（ａ）において、符号５００は基板、５０１はエッチング停止膜、５０２は第１絶縁層、５０４は第１拡散防止膜を示している。
次に、図９（ｂ）および（ｃ）に示すように、レジストマスク５０７を用いて第１層間拡散防止膜５０６を実施形態３と同様の条件でドライエッチングし、レジストマスク５０７を除去する。これによって、隣接する各第１配線５０５上に、各第１配線５０５の幅よりも大きい幅の第１層間拡散防止膜５０６が形成される。このように、第１層間拡散防止膜５０６は、第１配線５０５の上面を完全に被覆しかつ第１配線５０５の幅よりも大きい幅で形成されてもよいが、隣接する第１配線５０５の電位が異なる場合は第１配線５０５同士がショートしないよう、図９（ｃ）に示すように各第１配線５０５上の第１層間拡散防止膜５０６を完全に分離して電気的に絶縁する必要がある。なお、隣接する第１配線５０５の電位が同じ場合は、各第１配線５０５上の第１層間拡散防止膜５０６は繋がっていても問題はない。
その後は、実施形態３の図６（ｄ）〜図７（ｄ）で説明した方法と同様に工程を進め、図９（ｄ）に示すように、第２絶縁像５０８に導電体５１４を形成し、第３絶縁層５１７の第２溝にのみ銅膜５２０を埋め込んでなる第２配線を形成してシングルダマシン配線構造を構成すればよい。なお、図９（ｄ）において、符号５０６ａは第１層間拡散防止膜５０６の材料からなる付着膜、５１２は第２拡散防止膜、５１６は第２層間拡散防止膜、５１７は第３絶縁層、５１９は第３拡散防止膜を示している。
（他の実施形態）
１．上記実施形態１、２および４ではデュアルダマシン配線構造を製造する場合を例示し、実施の形態３および５ではシングルダマシン配線構造を製造する場合を例示したが、デュアルダマシン配線とシングルダマシン配線が同一の絶縁層に形成されていてもよい。また、デュアルダマシン配線層の上にシングルダマシン配線層が形成されても、シングルダマシン配線層の上にデュアルダマシン配線層が形成されてもよい。
２．第２絶縁層は、ＦＳＧからなる単層膜に限ったものではなく、４００ｎｍ程度のＦＳＧ膜の上にＳｉ3Ｎ4のようなエッチング停止膜を５０ｎｍ程度成膜し、さらにそのエッチング停止膜の上に厚さ４００ｎｍ程度のＦＳＧ膜を成膜した積層膜であってもよく、このような積層膜中にデュアルダマシン配線および／またはシングルダマシン配線を形成してもよい。
本発明の配線構造は、基板上あるいは絶縁層内にＭＯＳトランジスタ、メモリ素子、容量素子、抵抗素子等を備えたＩＣ、ＬＳＩ、ＵＬＳＩ等に適用することができる。
本発明の実施形態１の配線構造の製造工程の一部を示す断面図である。 図１の工程の続きを示す断面図である。 図２（ｃ）の部分拡大図である。 本発明の実施形態２の配線構造の製造工程の一部を示す断面図である。 図４の工程の続きを示す断面図である。 本発明の実施形態３の配線構造の製造工程の一部を示す断面図である。 図６の工程の続きを示す断面図である。 本発明の実施形態４の配線構造の製造工程の一部を示す断面図である。 本発明の実施形態５の配線構造の製造工程の一部を示す断面図である。 従来技術１の配線構造の製造工程の一部を示す断面図である。 図１０の工程の続きを示す断面図である。 従来技術２の配線構造の製造工程の一部を示す断面図である。
符号の説明
１０１、２０１、３０１、４０１、５０１ エッチング停止膜
１０２、２０２、３０２、４０２、５０２ 第１絶縁層
１０４、２０４、３０４、４０４、５０４ 第１拡散防止膜
１０５、２０５、３０５、４０５、５０５ 第１配線（下層配線）
１０６、２０６、３０６、４０６、５０６ 層間拡散防止膜（第１層間拡散防止膜）
１０６ａ、２０６ａ、３０６ａ、４０６ａ、５０６ａ 付着膜
１０８、２０８、３０８、４０８、５０８ 第２絶縁層
１１２、２１２、３１２、４１２、５１２ 第２拡散防止膜
１１０、２０９、３１３、４０８、５１１ 第２の溝
１１４、３１４、５１４ 導電体
１１５ 第２配線（上層配線）

Claims (16)

  1. 第１絶縁層と、この第１絶縁層が有する下層溝の内面に形成された第１拡散防止膜と、この第１拡散防止膜を介して前記下層溝内に埋め込み形成された下層配線と、前記下層配線上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜と、前記第１絶縁層および層間拡散防止膜の上に形成された第２絶縁層と、前記第２絶縁層および層間拡散防止膜を貫通して下層配線に達するビアホールの内面に形成された導電性の第２拡散防止膜と、この第２拡散防止膜を介してビアホール内に埋め込み形成され導電体とを備え、前記ビアホール底部における下層配線の上面から第２絶縁層の側面にわたって層間拡散防止膜の構成材料からなる付着膜が形成されたことを特徴とする配線構造。
  2. 付着膜は、下層配線と接する幅が１〜７ｎｍ、高さが３〜１５ｎｍである請求項１に記載の配線構造。
  3. 層間拡散防止膜および第２拡散防止膜が、Ｔａ、Ｔｉ、Ｗ、Ｚｒおよびこれらの化合物のうちから選択された単層膜または２層以上の積層膜からなる請求項１または２に記載の配線構造。
  4. 下層配線が、銅または錫、ジルコニウムおよびパラジウムのうちの１種または２種以上を含む銅合金からなる請求項１〜３のいずれか１つに記載の配線構造。
  5. 第２絶縁層が、ビアホールと連通しかつ内面に第２拡散防止膜を有する上層溝をさらに備え、導電体と接続する上層配線が前記上層溝内に形成された請求項１〜４のいずれか１つに記載の配線構造。
  6. 第１絶縁層が複数の下層溝を有し、各下層溝内に下層配線が形成され、各下層配線上に層間拡散防止膜が形成され、層間拡散防止膜は電位の異なる下層配線同士がショートしないよう分離されている請求項１〜５のいずれか１つに記載の配線構造。
  7. 層間拡散防止膜の上面と第１絶縁層の上面が同じ高さである請求項１〜６のいずれか１つに記載の配線構造。
  8. 第１絶縁層に下層溝を形成する工程（ａ）と、
    前記下層溝内に第１拡散防止膜を形成し、この第１拡散防止膜を介して下層溝内に下層配線を埋め込んで形成する工程（ｂ）と、
    少なくとも前記下層配線の上面全面に高融点金属または高融点金属化合物からなる層間拡散防止膜を形成する工程（ｃ）と、
    前記層間拡散防止膜および第1の絶縁層上に第２絶縁層を形成する工程（ｄ）と、
    前記第２絶縁層をエッチングして下層配線の直上に層間拡散防止膜に達するビアホールを形成する工程（ｅ）と、
    前記ビアホール内の層間拡散防止膜をエッチングすることにより、下部配線を露出すると共に、層間拡散防止膜の構成材料をビアホール底部における下層配線の上面から第２絶縁層の側面にわたって付着させて付着膜を形成する工程（ｆ）と、
    ビアホールの内面に導電性の第２拡散防止膜を形成し、この第２拡散防止膜を介してビアホール内に導電体を埋め込み形成する工程（ｇ）とを含むことを特徴とする配線構造の形成方法。
  9. 付着膜は、下層配線と接する幅が１〜７ｎｍ、高さが３〜１５ｎｍである請求項８に記載の配線構造の形成方法。
  10. 工程（ｆ）におけるエッチングがスパッタエッチングである請求項８または９に記載の配線構造の形成方法。
  11. 層間拡散防止膜は、膜厚が１０〜５０ｎｍである請求項８〜１０のいずれか１つに記載の配線構造の形成方法。
  12. 層間拡散防止膜および第２拡散防止膜が、Ｔａ、Ｔｉ、Ｗ、Ｚｒおよびこれらの化合物のうちから選択された１層または２層以上の積層膜からなる請求項８〜１１のいずれか１つに記載の配線構造の形成方法。
  13. 下層配線が、銅または錫、ジルコニウムおよびパラジウムのうちの１種または２種以上を含む銅合金からなる請求項８〜１２のいずれか１つに記載の配線構造の形成方法。
  14. 工程（ｅ）が、第２絶縁層をエッチングしてビアホールと連通する上層溝を形成する工程を含み、
    工程（ｇ）が、前記上層溝の内面に第２拡散防止膜を形成し、この第２拡散防止膜を介して上層溝内に上層配線を埋め込み形成する工程を含む請求項８〜１３のいずれか１つに記載の配線構造の形成方法。
  15. 工程（ａ）において、複数の下層溝を形成し、
    工程（ｂ）において、各下層溝内に第１の絶縁層を介して下層配線を形成し、
    工程（ｃ）において、各下層配線の上に、電位の異なる下層配線同士がショートしないよう層間拡散防止膜を分離して形成する請求項８〜１４のいずれか１つに記載の配線構造の形成方法。
  16. 工程（ｂ）において、第１絶縁層の上面よりも層間拡散防止膜の膜厚分低くなる高さまで下層配線を形成する請求項８〜１５のいずれか１つに記載の配線構造の形成方法。
JP2005148110A 2005-05-20 2005-05-20 半導体装置およびその製造方法 Pending JP2006324584A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005148110A JP2006324584A (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法
TW095115918A TWI299883B (en) 2005-05-20 2006-05-04 Wire structure and forming method of the same
US11/418,473 US7666782B2 (en) 2005-05-20 2006-05-05 Wire structure and forming method of the same
KR1020060041313A KR100752971B1 (ko) 2005-05-20 2006-05-09 배선 구조 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148110A JP2006324584A (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006324584A true JP2006324584A (ja) 2006-11-30

Family

ID=37448852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148110A Pending JP2006324584A (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7666782B2 (ja)
JP (1) JP2006324584A (ja)
KR (1) KR100752971B1 (ja)
TW (1) TWI299883B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008081824A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 半導体装置およびその製造方法
JP2009302501A (ja) * 2008-06-16 2009-12-24 Internatl Business Mach Corp <Ibm> 相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体）
JP2011519487A (ja) * 2008-04-30 2011-07-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022456A1 (en) * 2003-07-30 2005-02-03 Babu S. V. Polishing slurry and method for chemical-mechanical polishing of copper
WO2009134386A1 (en) * 2008-04-30 2009-11-05 Advanced Micro Devices, Inc. Method of reducing erosion of a metal cap layer during via patterning in semiconductor devices
KR20130007378A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 장치
US8575022B2 (en) 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139424A (ja) * 1995-11-13 1997-05-27 Ricoh Co Ltd 半導体装置およびその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634994B2 (ja) 1999-11-30 2005-03-30 富士通株式会社 配線の形成方法及び半導体装置の製造方法
KR100436288B1 (ko) * 2002-07-11 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
JP4242136B2 (ja) 2002-10-31 2009-03-18 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
KR20050010165A (ko) * 2003-07-18 2005-01-27 매그나칩 반도체 유한회사 반도체 소자의 확산 방지막 형성 방법
KR100588664B1 (ko) * 2003-11-04 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 구리확산 방지막 형성방법
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
US7501690B2 (en) * 2005-05-09 2009-03-10 International Business Machines Corporation Semiconductor ground shield method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139424A (ja) * 1995-11-13 1997-05-27 Ricoh Co Ltd 半導体装置およびその製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
JP2005033164A (ja) * 2003-07-09 2005-02-03 Hynix Semiconductor Inc 半導体素子の銅配線形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008081824A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 半導体装置およびその製造方法
JP2008182174A (ja) * 2006-12-28 2008-08-07 Tokyo Electron Ltd 半導体装置およびその製造方法
US8017519B2 (en) 2006-12-28 2011-09-13 Tokyo Electron Limited Semiconductor device and manufacturing method thereof
JP2011519487A (ja) * 2008-04-30 2011-07-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法
KR101557906B1 (ko) * 2008-04-30 2015-10-06 어드밴스드 마이크로 디바이시즈, 인코포레이티드 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
JP2009302501A (ja) * 2008-06-16 2009-12-24 Internatl Business Mach Corp <Ibm> 相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体）
US8354751B2 (en) 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement

Also Published As

Publication number Publication date
TW200705556A (en) 2007-02-01
US20060264030A1 (en) 2006-11-23
KR20060120413A (ko) 2006-11-27
TWI299883B (en) 2008-08-11
US7666782B2 (en) 2010-02-23
KR100752971B1 (ko) 2007-08-30

Similar Documents

Publication Publication Date Title
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US20080128907A1 (en) Semiconductor structure with liner
US8119519B2 (en) Semiconductor device manufacturing method
JP2008047719A (ja) 半導体装置の製造方法
JP2003124313A (ja) 半導体装置およびその製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2009302501A (ja) 相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体）
JP2011014904A (ja) ビアがガウジングされた相互接続構造体及びその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
US20070200237A1 (en) Semiconductor device and method of manufacturing the same
JPH11307530A (ja) 半導体装置及びその製造方法
JP4482313B2 (ja) 半導体素子の銅配線形成方法
JP4340729B2 (ja) 半導体装置とその製造方法
KR101088813B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH10261707A (ja) 半導体装置の製造方法
JP5334434B2 (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2004247337A (ja) 半導体装置及びその製造方法
JP4207113B2 (ja) 配線構造の形成方法
KR100476707B1 (ko) 반도체 소자의 제조 방법
JP4302663B2 (ja) 半導体装置の製造方法
JP2006196820A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831